1. Case study on SystemC for RTL implementation
- Author
-
Plevén, Felix and Plevén, Felix
- Abstract
This thesis explores the effectiveness of SystemC compared to VHDL in implementing an I2C controller at the Register Transfer Level (RTL). The main objective was to determine if SystemC could be seamlessly integrated into existing development workflows to enhance efficiency, reduce costs, and streamline the design process. The study involved the development and coding of both a SystemC and a VHDL model of an I2C controller, followed by a detailed comparison of the two in terms of coding effort, simulation time, synthesis results, and power consumption. The SystemC I2C implementation required additional steps, including High-Level Synthesis (HLS), which introduced added complexity and cost. The results revealed no significant advantage in coding effort or synthesis performance for the SystemC I2C, but simulation times were notably longer compared to VHDL I2C. Although the SystemC I2C offered slightly lower power consumption, the advantages did not offset the disadvantages in complexity and time. The study concludes that while SystemC may offer benefits in some contexts, VHDL remains a more practical choice for this type of RTL design, especially in development environments where simplicity and efficiency are crucial., Denna avhandling undersöker effektiviteten hos SystemC, jämfört med VHDL vid implementering av en I2C-kontroller på Register Transfer Level (RTL).Det avisktliga målet var att avgöra om SystemC sömlöst kunde integreras i det befintliga arbetsflödet för att förbättra effektiviteten, minska kostnaderna och effektivisera designprocessen. Studien involverade utveckling och kodning av både en SystemC- och en VHDL-modell av en I2C-styrenhet, följt av en detaljerad jämförelse av de två I2C modellerna när det gäller kodningsansträngning, simuleringstid, syntesresultat och strömförbrukning. SystemC implementeringen krävde ytterligare steg, inklusive High-Level Synthesis (HLS), som införde ökad komplexitet och kostnad. Resultaten visade inte på några signifikanta fördelar i kodningsansträngning eller syntesprestanda för SystemC I2C:en, men simuleringstiderna var märkbart längre jämfört med VHDL I2C:en. Även om SystemC I2C:en erbjöd något lägre strömförbrukning, uppvägde fördelarna inte nackdelarna i komplexitet och tid. Studien drar slutsatsen att även om SystemC kan erbjuda fördelar i vissa sammanhang, är VHDL fortfarande ett mer praktiskt val för denna typ av RTL-design, särskilt i de utvecklingsmiljöer där enkelhet och effektivitet är avgörande.
- Published
- 2024