Search

This paper shows that an important part of the power consumption of a biquad band‐pass filter is associated with the feedback loop that fixes the high‐pass frequency and blocks the direct current (dc) input signals. The dc input amplitude that can be blocked is related to the maximum output current that one of the transconductors can provide, hence impacting on the required consumption through this effect. Then, a technique that efficiently blocks the dc input signal and fixes the high‐pass frequency is introduced and analyzed in depth. Moreover, an architecture for ultra‐low‐power differential‐input biquads is fully presented. The proposed architecture enables lowering the power consumption or blocking higher levels of dc input without jeopardizing the power consumption. Results show that the proposed architecture, compared with a traditional one, presents a 30% reduction in power consumption and more than doubles the dc input that can be blocked.

El presente trabajo profundiza en el estudio de conversores DC/DC de capacitores conmutados totalmente integrados para aplicaciones de ultra bajo consumo como ser: dispositivos implantables, redes de sensores inalámbricos, dispositivos portátiles, etc. El objetivo de este tipo de sistemas es el de suministrar energía al circuito correspondiente pero con una tensión diferente a la de la batería utilizada. Básicamente hay dos razones para suministrar una tensión diferente a la de la fuente principal. Por un lado, en los circuitos digitales existe un compromiso entre performance (velocidad de procesamiento) y consumo, que en general se puede manejar mediante la técnica de escalado dinámico de voltaje y frecuencia ("Dynamic Voltage and Frequency Scaling"), esta técnica básicamente disminuye la tensión de alimentación y la frecuencia del sistema cuando la exigencia de procesamiento es baja y los sube cuando es alta. De esta forma, en muchas aplicaciones se puede ahorrar una cantidad significativa de energía. Por otro lado, el escalado de las nuevas tecnologías ha alcanzado un punto donde los transistores básicos no soportan la tensión de las baterías que se consiguen en el mercado. Para ambos casos, tener un conversor DC/DC que sea capaz de manejar todo el rango (o al menos una buena parte) entre tierra y la tensión de alimentación es esencial. En esta tesis, se contribuye a la mejora de la e ciencia de este tipo de conversores con varias técnicas que permiten reciclar parte de la carga asociada a capacidades parásitas, y por técnicas de diseño de circuitos de bloques auxiliares. La idea de reciclar la carga de las capacidades parásitas ha sido explorada en la literatura, sin embargo todos los antecedentes están limitados a arquitecturas particulares del conversor DC/DC. En este trabajo se proponen técnicas generales para reciclar la carga de capacidades parásitas asociadas a las placas de los capacitores principales (capacidades parásitas de "top/bottom plate") y capacidad de gate independientemente de la arquitectura del conversor. Dichas técnicas son independientes de la arquitectura del conversor.

This work presents a novel architecture for a step down Switched Capacitor Converter for Ultra Low Power applications such as implantable devices,Wireless Sensor Nodes, portable devices, etc. The objective is to supply energy to digital circuits such as micro-controllers using the Dynamic Voltage Scaling technique that allows to optimize the trade-off between performance and consumption. Other important applications of this type of converters are the newest technologies where the transistors are not able to tolerate the voltage provided by the different types of batteries. The more conversion ratios the converter has the better to apply the Dynamic Voltage Scaling technique it is. This is because different performance levels in digital circuits need different supply voltages to minimize the power consumption while achieving the needed performance. In the literature there are some works in the area, all of them with the particularity of having a rigid architecture based on particular configurations for each conversion level. This makes this type of converters not suitable for adding easily more conversion ratios. The architecture proposed in this work has the particularity of being modular and being able to easily add new conversion ratios if necessary. Each module (named Basic Capacitor Cell) is composed by a capacitor and a fourswitch configuration. The number of modules used in the converter defines the number of conversion ratios. The Basic Capacitor Cells are connected in a ring configuration that can be opened in each node to connect the supply voltage. Then the load is connected to one of the intermediate nodes. Given the modularity of the converter a general numerical model was developed. This model allows to predict the performance of the converter for an arbitrary number of conversion ratios. As the model uses some data extracted from electrical simulation and some parameters of the technology, it can easily be used for any technology. The model is suitable to make design space exploration and avoid long electrical simulations times. A four-conversion-ratios converter was developed and electrically simulated in the technology On Semi 0,5μm with an input voltage of 2,8V . The peak efficiency achieved is 78%. This performance is similar to the one achieved by existing works in the literature. The logic was implemented but not the control loop. A novel technique to improve the losses in parasitic capacitances was proposed and simulated. This technique makes a redistribution of the charge between the parasitic capacitances that need to lose energy and those that need to gain energy. Since parasitic capacitances losses are dominant in this architecture. Este trabajo presenta una arquitectura novedosa para la implementacion de convertidores DC-DC de condensadores conmutados de Ultra Bajo Consumo para aplicaciones como dispositivos implantables, redes de sensores inalambricos, dispositivos portatiles, entre otros. El objetivo es suministrar energia a circuitos digitales tales como microcontroladores usando la tecnica de escalado dinamico de voltaje que permite manejar el compromiso entre la performance y el consumo del circuito. Otra importante aplicacion de este tipo de convertidores es para las nuevas tecnologias donde los transistores no soportan el voltaje entregado por los distintos tipos de pilas. Cuantos mas niveles de conversion tenga el convertidor mejor se puede aplicar la tecnica de escalado dinamico de voltaje. Esto es porque diferentes niveles de performance de un circuito digital necesitan diferentes voltajes de alimentacion para minimizar la potencia disipada alcanzando la performance necesaria. Existen algunos trabajos en el area, todos ellos tienen la particularidad de utilizar arquitecturas rigidas basadas en configuraciones particulares para cada nivel de conversion. Esto hace que este tipo de convertidores no sea apropiado para aumentar facilmente la cantidad de niveles de conversion. La arquitectura propuesta en este trabajo tiene la particularidad de ser modular y permite facilmente agregar mas niveles de conversion si fuera necesario, a la vez que simplifica el dise?ada modulo esta compuesto por un condensador y una configuracion de cuatro switches. El numero de modulos usado en el convertidor define el numero de niveles de conversion. Los modulos son conectados en forma de anillo el cual puede ser abierto en cualquiera de los nodos con el fin de conectar la fuente de alimentacion. Luego la carga es conectada a uno de los nodos intermedios del anillo segun el nivel de conversion deseado. Dada la modularidad del convertidor un modelo numerico general fue desarrollado. Este modelo permite tener una prediccion de la performance del convertidor para un numero arbitrario de niveles de conversion. Dado que el modelo utiliza datos extraidos de simulaciones electricas y algunos parametros de la tecnologia, facilmente puede ser usado para cualquier tecnologia. El modelo es apropiado para realizar exploraciones del espacio de dise? evitar los prolongados tiempos de las simulaciones electricas. Un convertidor de cuatro niveles de conversion fue desarrollado y simulado a nivel electrico en la tecnologia On Semi 0,5µm con un voltaje de alimentacion de 2,8V . El pico de eficiencia alcanzado es de 78%. Esta performance es similar a la alcanzada por los trabajos existentes en la literatura. Para este convertidor la logica fue implementado, pero no el lazo de control que fija la tension de salida. Una novedosa tecnica para disminuir las perdidas en las capacidades parasitas fue propuesta y simulada. Dicha tecnica realiza una redistribucion de la carga entre las capacidades parasitas que necesitan perder energia y aquellas que necesitan ganarla. Dado que las perdidas en las capacidades parasitas son dominantes en esta arquitectura, una mejora significativa fue lograda en la eficiencia a partir de la aplicacion de esta tecnica.

Postprint This paper presents an integrated biopotential preamplifier architecture targeting applications that simultaneously require high common-mode rejection ratio (CMRR), low noise, high input common-mode range (ICMR), and current-efficiency (low Noise Efficiency Factor or NEF). A biopotential preamplifier, which performs well in line with the state-of-the-art of the field while providing enhanced ICMR and CMRR performance, was fabricated in a 0.5 μm CMOS process. Results from measurements show that the gain is 47 dB, the bandwidth ranges from 1 Hz to 7.7 kHz, the equivalent input noise is 1.8 μV rms , the CMRR is 100.5 dB, the ICMR is 1.7 V and the NEF is 3.2.