Search

El propósito principal de este trabajo es estudiar el potencial, la viabilidad y la eficiencia de la OpenMV Cam H7 Plus en aplicaciones de visión artificial con Deep Learning. Para ello, se llevarán a cabo una serie de experimentos y estudios de caso en los que se implementarán y evaluarán diferentes modelos de redes neuronales. Estos modelos se utilizarán para tareas como el reconocimiento de objetos, la clasificación de imágenes y la segmentación semántica de imágenes, demostrando así la capacidad de la OpenMV Cam H7 Plus para abordar problemas complejos en diversas áreas de aplicación. En conclusión, la combinación de la visión artificial y el aprendizaje profundo en sistemas embebidos como la OpenMV Cam H7 Plus representa un avance significativo en la capacidad para desarrollar soluciones inteligentes y autónomas. Este enfoque no solo mejora la eficiencia y efectividad de las aplicaciones actuales, sino que también abre nuevas oportunidades para la creación de tecnologías emergentes relacionadas con la visión artificial que podría tener un impacto en el desarrollo de las tecnologías que nos rodean.

MLOps es una metodología para la ingeniería ML (Machine Learning) que unifica el desarrollo del sistema ML (el elemento ML) con las operaciones del sistema ML (el elemento Ops). Aboga por formalizar y (cuando sea beneficioso) automatizar los pasos críticos de la construcción del sistema ML. MLOps proporciona un conjunto de procesos estandarizados y capacidades tecnológicas para construir, implementar y poner en funcionamiento sistemas ML de forma rápida y confiable. MLOps admite el desarrollo y la implementación de ML de la misma manera que DevOps y DataOps admiten la ingeniería de aplicaciones y la ingeniería de datos (análisis). La diferencia es que cuando implementa un servicio web, le importa la resiliencia, las consultas por segundo, el equilibrio de carga, etc. Cuando implementa un modelo ML, también debe preocuparse por los cambios en los datos, los cambios en el modelo y los usuarios que intentan trabajar con el sistema. MLOps es una metodología absolutamente novedosa (2020) y de escasa implementación en el tejido empresarial, en parte por lo reciente de sus conceptos, y en parte por la falta de un ecosistema de aplicaciones y métodos perfectamente establecidos que resulten de confianza para las compañías. Por el contrario, el ecosistema de herramientas y metodologías existente es variado y disperso, sin un líder establecido. Todo ello justifica el interés de realizar en este proyecto un análisis de las herramientas disponibles, metodologías y flujos de trabajo, para establecer las opciones más adecuadas en función de diferentes usos y organizaciones (grupo de investigación, PIME, gran empresa, etc).

El objetivo del trabajo es contribuir a la actualización y mejora de las prácticas de esta asignatura. El uso de microprocesadores y/o microcontroladores embebidos en dispositivos programables, junto con la lógica específica de la aplicación, es una estrategia habitual en un gran número de aplicaciones. Estos sistemas en un chip (SoC, System on a Chip) permiten integrar la flexibilidad y la facilidad de uso de un procesador con las grandes prestaciones obtenidas al implementar un algoritmo con lógica específica. El número de arquitecturas de microcontroladores y microprocesadores disponibles para dispositivos programables, en forma de macros tanto soft como hard, es numeroso. En aplicaciones con grandes requisitos de cómputo pueden utilizarse FPGAs que soportan cores de procesadores como PowerPCTM, MicroBlazeTM, ARMTM o RISC-V entre otros. Sin embargo, en aplicaciones menos exigentes es posible recurrir a pequeños microcontroladores que, a pesar de sus limitadas prestaciones, proporcionan varias ventajas. Entre ellas se encuentran, principalmente, el reducido consumo de área en la FPGA, la simplicidad y facilidad de uso, y el aprovechamiento de la experiencia del diseñador, ya que con frecuencia suelen soportar juegos de instrucciones compatibles con otros microcontroladores ampliamente utilizados en la industria. Algunos cores de microcontroladores PIC, 8051, Z80, o 6502, entre otros, están disponibles tanto en versiones comerciales como gratuitas. Entre los procesadores más modestos, una de las arquitecturas más interesantes es el microcontrolador PicoBlazeTM, desarrollado por la compañía Xilinx Inc. para su óptima implementación en diferentes tipos de FPGAs. Este Trabajo Fin de Estudios pretende desarrollar una versión a 32-bits del microcontrolador PicoBlaze, a partir de una versión para CPLD de 8-bits, adaptado a la plataforma Zedboard. También se creará el entono de desarrollo que permita utilizar cómodamente la versión del procesador a 32-bits: ensamblar códi

[SPA] Esta tesis doctoral se presenta bajo la modalidad de compendio de publicaciones. En esta tesis doctoral nos hemos propuesto ir más allá del estado del arte en el desarrollo de una neuroprótesis visual cortical para personas ciegas. En el momento presente, una neuroprótesis visual cortical es un proyecto desafiante, aunque varios grupos de investigación en todo el mundo trabajan para avanzar hacia nuestra meta, y esperamos los desarrollos y el conocimiento construido que exponemos en este manuscrito contribuya hacia ésta. Nuestro trabajo se sitúa en la conjunción entre neurociencia, ingeniería neuronal e inteligencia artificial . Con el fin de elucidar cómo codificar información visual en el cerebro de una forma bio inspirada, desarrollamos una retina artificial basada en Deep Learning, capaz de imitar las respuestas de células ganglionares de una retina biológica ante estímulos visuales espaciotemporales. Para extraer la información más relevante de una escena visual compleja y dinámica en cada situación que se presenta al usuario de la prótesis, usamos modelos Deep Learning específicos para diferentes contextos y necesidades presentes en la vida diaria (e. g. navegación, reconocimiento de emociones), como lo son los modelos de detección de objetos o segmentación semántica. Además, para codificar ésta información en el cerebro, e implementamos los modelos desarrollados de retina artificial desarrollados para modular los parámetros de estimulación eléctrica enviados al cerebro por un neuroestimulador a través de un array de Utah implantado en el córtex visual. Hemos desarrollado e implementado una interfaz neuronal software/hardware compuesto por una cámara montada en unas gafas conectadas a un sistema de edge-computing que procesa el vídeo obtenido usando los modelos de Deep Learning descritos, y transforma los elementos más relevantes de la escena en pulsos eléctricos enviados al cerebro a través del electrodo de Utah. Finalmente, se ha estudiado la fiabilida

La motivación principal de este trabajo final de máster es el despliegue de una aplicación en la plataforma Azure Functions aplicando la filosofía serverless. También se pretende hacer una comparativa de este paradigma con el modelo tradicional de ejecución en un servidor, enumerando las ventajas y desventajas de esta nueva filosofía. Para probar estas dos filosofías, se ha desarrollado una aplicación sencilla en R que procesa los datos académicos de los alumnos de la UPCT y obtiene estadísticas generales de los mismos. Como complemento a este procesado, se ha desarrollado una aplicación web en Shiny que permite acceder a los datos procesados y representarlos. Como parte de la comparativa arriba mencionada, se ha realizado un despliegue inicial de la aplicación en un servidor propio, para después hacer una migración de la aplicación al entorno de Azure. Para alcanzar estos objetivos, el trabajo se ha dividido en las siguientes fases: 1. Exploración inicial de los datos. 2. Desarrollo de la aplicación. 3. Implementación de la aplicación con el modelo tradicional. 4. Implementación serverless de la aplicación. 5. Redacción de la memoria.

En los últimos años se ha tendido a incorporar en un único chip las distintas partes que componen un computador u otros sistemas electrónicos, formando los denominados System-on-Chip (SoC), los cuales forman parte de casi la totalidad de los sistemas embebidos actuales. EstosSoCcontienenunmicroprocesadorjuntoaunaseriedeperiféricosentre los que pueden encontrarse aceleradores gráficos, decodificadores de audio y vídeo, controladores de memoria e interfaces externas como Ethernet, USB, entre muchos otros. Estos periféricos son capaces de realizar tareas que anteriormente quedaban delegadas a otros componentes externos o que, en su defecto, eran realizadas por el procesadormediantesoftware.ConlosSoCseconsiguemejorarlasprestaciones,reducir la carga del procesador que ahora queda libre para otras tareas, reducir el consumo energético (algo imprescindible en los dispositivos móviles) y reducir el tamaño y coste de los dispositivos. Más recientemente, empresas como Xilinx y Altera han lanzando al mercado SoCs que incluyen dispositivos lógicos programables (FPGAs). A diferencia del resto de periféricos del SoC que están diseñados para realizar una función concreta, las FPGAs se pueden reconfigurar cambiando su hardware, lo que abre un nuevo abanico de posibilidades. En este TFG se abordarán las distintas etapas implicadas en el desarrollo de sistemas basados en este último tipo de dispositivos, desde la implementación de una arquitectura multiprocesador en la FPGA, hasta el desarrollo de un módulo del kernel Linux que permita a una aplicación acceder al hardware implementado en la FPGA

En este proyecto se pretende aplicar la tecnología BLE Beacon en el campo de las redes de distribución y saneamiento de aguas, facilitando y simplificando las tareas de inspección y reparación de los operarios sobre las redes y los sistemas de control de las mismas. Según este caso de uso, los diferentes sistemas de la red irían equipados con balizas BLE capaces, no solo de actuar como balizas propiamente dichas, sino también de realizar sencillas tareas de control sobre el sistema (eliminando de esta forma otros costosos equipos en algunos casos). Los operarios, por su parte, irían equipados con dispositivos móviles (laptops, tablets o smartphones) equipados con conexión de datos, y podrían comunicarse tanto con los balizas BLE, como con los servidores empresariales, para obtener información ajustada y sensible al contexto/localización en cada instante. Este proyecto parte de un trabajo anterior en el que se desarrolló una plataforma básica y pretende mejorarla mediante los siguientes objetivos concretos: incorporar un mayor número de interfaces de comunicaciones con diferentes equipos, mejorar y expandir el código para conferir mayor robustez y estabilidad al sistema, desarrollar un prototipo funcional en campo o laboratorio para obtener estadísticas de uso, calibración, etc.

En este proyecto se pretende diseñar un sistema automático o semi-automático para la identificación y conteo de árboles en explotaciones agrícolas. Para ello, el punto de partida serán imágenes aéreas de obtención propia (capturadas mediante un dron) o de terceros (Google Maps, u otras fuentes gratuitas). A partir de estas imágenes se diseñará una aplicación que permita el preprocesado de las mismas, el stitching (la combinación de varias fotos individuales en una única panorámica) y finalmente el análisis de los parámetros de interés. El parámetro fundamental en nuestro caso sería la identificación y el conteo de los árboles, aunque otros parámetros de interés podrían determinarse, como el volumen medio de copa y supuestas desviaciones del mismo que serían indicativas de determinadas deficiencias medioambientales, el volumen estimado de producción, etc. Cabe destacar que el uso de drones en el sector de la agricultura de precisión es un tema del máximo interés en la actualidad, para el que se están desarrollando equipos e instrumentos de medida de aplicación específica (cámaras muliespectrales, sensores de diversos tipos). Nuestro objetivo es diseñar un sistema eficaz que proporcione unos resultados óptimos utilizando el equipo más reducido posible, con el objetivo de abaratar el coste al máximo. Para ello se cuenta con un dron Phantom IV de la marca DJI con una cámara de alta resolución. El objetivo principal del proyecto es diseñar un sistema automático o semi-automático para la identificación y conteo de árboles en explotaciones agrícolas. Los objetivos específicos para llevar a cabo esta tarea serán: 1. Realizar un análisis comparativo y/o desarrollo de altoritmos de stitching adecuados para esta aplicación específica. 2. Estudio de estrategias de captura de imágenes y desarrollo de rutinas de control de vuelo de forma automatizada más adecuadas para este caso de uso. 3. Desarrollo de un algoritmo de procesamiento de imágenes para la extracción de característic

En la actualidad, la técnica de la termografía es muy utilizada en una gran variedad de ámbitos: Agricultura, parques solares, detección de fugas… Los grandes beneficios que ésta ofrece, junto con el gran desarrollo que han tenido los vehículos aéreos autónomos (UAVs) permiten el análisis de grandes extensiones de terreno en poco tiempo y a un coste relativamente bajo, ya que son necesarios pocos equipos. En este proyecto se pretende desarrollar un prototipo de cámara térmica de bajo coste y tamaño, adecuada para su utilización en un UAV. Para desarrollar el controlador, se utilizará la plataforma Intel Edison, que dispone de un sistema Linux y cuenta con un tamaño y peso inferior idóneo para un UAV. Como sensor se utilizará el kit de desarrollo Flir Lepton Dev Kit de Sparkfun, que incluye un sensor LWIR de Flir infrarrojo. La ventaja que aporta este sensor frente al resto es su coste, muy inferior a los de las cámaras termográficas comerciales habituales. En contraposición, dispone de una resolución inferior. Por último, se estudiarán los principales indicadores utilizados en agronomía para y se desarrollará una aplicación que implemente los indicadores más apropiados para el prototipo desarrollado

Este proyecto pretende desarrollar, a través de dispositivos electrónicos específico de bajo coste (Ordenador de placa reducida Raspberry Pi 2 B y una placa basada en microcontrolador chipKIT Max32 o Arduino UNO), el sistema de control de un ROV de 6 grados de libertad, gobernado por 6 propulsores que integra además el siguiente equipamiento e instrumentación: 2 focos de 2000 lm, 1 cámara de video, micrófono, IMU, medidor de presión, sensores de temperatura y humedad. Se pretende realizar la implementación electrónica de todas las partes que conforman el sistema de monitorización y control del vehículo, incluyendo la programación necesaria para, en una primera fase, poder visualizar los diferentes parámetros captados con los instrumentos a bordo y realizar el control manual del vehículo con estabilización autónoma, y en una segunda fase, obtener un control totalmente autónomo del ROV.

Este TFM tiene por objeto desarrollar un sistema de aprendizaje profundo (Deep Learning) capaz de imitar el comportamiento biológico de una retina en términos de actividad neuronal de las células ganglionares

Feature extraction in digital image processing is a very intensive task for a CPU. In order to achieve real time image throughputs, hardware parallelism must be exploited. The speed-up of the system is constrained by the degree of parallelism of the implementation and this one at the same time, by programmable device size and the power dissipation. In this work, issues related to the synthesis of the Scale-Invariant Feature Transform (SIFT) algorithm on a FPGA to obtain target processing rates faster than 50 frames per second for VGA images, are analyzed. In order to increase the speedup of the algorithm, the work includes the analysis of feasible simplifications of the algorithm for a tracking application and the results are synthesized on an FPGA.

La idea fundamental del presente trabajo es la de diseñar un dispositivo electrónico basado en la plataforma Intel Edison, capaz de realizar tanto una telemetría en tiempo real como un almacenamiento de la información obtenida para su posterior procesado. Aunque el trabajo propuesto es independiente y la plataforma a desarrollar se espera tenga validez general, para la evaluación de las prestaciones del sistema de telemetría a desarrollar, se hace necesario diseñar un prototipo adaptado y particularizado para un problema concreto. En nuestro caso, se trabajará en estrecha colaboración con el equipo MotoUPCT, que está desarrollando un prototipo de moto de competición para el campeonato europeo de MotoStudent, para la implementación de un sistema de telemetría en la moto que permita almacenar datos recogidos de los sensores durante la carrera y procesarlos posteriormente. El pasado año se llevó a cabo el proyecto inicial del sistema de telemetría de la moto. Este primer diseño, basado en la plataforma Arduino Mega, ofrecía ciertos inconvenientes a la hora de ser llevado a la práctica y tan sólo se llegó a realizar un primer prototipo en el laboratorio. Con el desarrollo de este proyecto se pretende dar un salto evolutivo al sistema inicial, utilizando la plataforma Intel Edison, mucho más potente y versátil. Además, se dotará al sistema de nuevas opciones y prestaciones que ofrece el cambio de plataforma, a fin de llevarlo a la práctica y diseñar un sistema de telemetría plenamente funcional. Finalmente, este trabajo también pretende realizar una comparación en cuestión de prestaciones entre la plataforma Arduino y la Intel Edison, a fin de justificar que esta última ofrece las especificaciones adecuadas para un sistema de este tipo, en el que las velocidades de adquisición y transmisión de datos son cruciales.

Este es el documento de memoria para el proyecto final de carrera de Ingeniería Técnica Superior de Telecomunicaciones. En este proyecto vamos a tratar de resaltar, mezclar y hacer uso de diferentes tecnologías para conseguir agrupar diferentes dispositivos bajo un mismo clúster[1] (Una agrupación de ordenadores que funcionan como un único sistema). Dichas tecnologías usadas comprenderán un rango bastante extenso y heterogéneo tales como virtualización de sistemas operativos o microprocesadores reconfigurables. Básicamente, trataremos de configurar una FPGA[3] marca Xilinx y modelo Virtex-5 ML507[2] para que soporte un microprocesador LEON 3[4]. Luego sobre dicho sistema, instalaremos el kernel de Linux[5] para, a continuación, lograr que siempre arranque sobre una distribución de dicho kernel (Buildroot[6] para ser más concretos). A partir de ahí, instalaríamos una variante de OpenMPI[7] sobre dicho sistema operativo.

[SPA]El objetivo principal del trabajo es el diseño de un dispositivo electrónico basado en la plataforma Arduino capaz de realizar telemetría en tiempo real a través de internet utilizando un Shield con tecnología 3G+GPS. Para ello en primer lugar será necesario diseñar y programar la etapa de adquisición de datos procedentes de diferentes sensores, tanto analógicos como digitales, así como la geolocalización. A continuación se diseñará un procedimiento de empaquetamiento y entramado óptimo de la información, teniendo en cuenta el compromiso entre volumen de datos, ancho del canal, tasa de errores, etc. Finalmente, se diseñará una etapa de comunicaciones, analizando los protocolos más eficientes para esta plataforma y caso de uso, para la transmisión de los datos adquiridos a través de Internet mediante un módem 3G. De esta manera seremos capaces de aplicar el prototipo a una aplicación concreta, en nuestro caso una motocicleta de competición. [SPA]The main objective of this work is to design an electronic device based on Arduino platform capable of making real-time telemetry through Internet using a Shield with 3G+GPS technology. First of all, it will be necessary to design and program the phase of acquisition of data from different sensors, both analogic and digital, as well as geopositioning data. The next step is to design a method to package and to make an optimal framework of the information, concerning about the compromise between data-volume, and data-width, error tax, etc. Finally, it will necessary to design a communication phase, in which we will study the Internet most-efficient protocols for this platform to transmit the acquired data through Internet by a 3G modem. Then we will be able to apply the prototype to a specific application, in our case a competition motorcycle.

La utilización de coprocesadores hardware para acelerar la ejecución de algoritmos de cómputo es una técnica comúnmente utilizada en las arquitecturas de las computadoras comerciales. Estos coprocesadores, sin embargo, son de propósito general, en tanto que aceleran las operaciones más comunes en los sistemas de cómputo convencionales. En ciertas ocasiones, no obstante, se hace conveniente disponer de aceleración por hardware de algoritmos de cómputos no convencionales. En estos casos se hace necesario el desarrollo de procesadores de propósito específico, especialmente adaptados a la naturaleza del problema y de los cálculos a realizar. No obstante, la coexistencia de un número elevado de coprocesadores específicos en un chip se ve limitada por problemas de tamaño y consumo del propio circuito. Para intentar resolver este problema se han estado utilizando con éxito dispositivos programables tipo FPGA en algunas aplicaciones. La reprogramabilidad de las FPGAs nos hace posible tener almacenadas varias configuraciones en una memoria externa y programarlas a voluntad sobre la FPGA cuando convenga, alterando completamente la funcionalidad lógica del dispositivo. Últimamente han aparecido dispositivos PSoCs (Programmable System on Chip) cuya capacidad de reconfiguración es más sofisticada, e incluso permiten cambiar tan sólo una parte del chip, utilizando lo que se conoce como reconfiguración parcial. Como además podemos reconfigurar una parte del dispositivo mientras el resto sigue su operación, a esta técnica también se le denomina reconfiguración parcial dinámica. La reconfiguración puede realizarla un dispositivo (microprocesador) implementado en el propio PSoC, ya sea en la zona estática o reconfigurable, sin que sea necesario ningún circuito o dispositivo externo adicional. Esta técnica es la denominada auto-reconfiguración parcial. La (auto)reconfiguración parcial es útil por tanto para aplicaciones que requieren cargar diferentes diseños en la misma área del disp

Este proyecto se ha dedicado a crear una integración entre el controlador Leap Motion y el dispositivo háptico diseñado a partir de dos Novint Falcon por el grupo de investigación MINT donde la tecnología Leap Motion permite añadir nuevas funcionalidades y mejorar las características generales y el comportamiento de este prototipo. Más precisamente, éste actúa como plataforma de control del dispositivo de interacción háptica de manera actuador final, que es una placa táctil desarrollada en el mismo laboratorio, se puede adaptar de manera continua a la interacción del usuario con respecto a una superficie virtual definida con anterioridad, para proporcionar al usuario una sensación táctil lo más real posible en términos tanto de forma como de textura. De acuerdo con esto, haciendo uso del Leap Motion y del Novint Falcon SDK ha sido desarrollada con éxito una implementación que tiene como resultado una aplicación en tiempo real que satisface el objetivo principal del proyecto. Asimismo ha sido definido un formato general de entrada para las superficies virtuales que se deseen simular. A tal fin el área de interacción del Leap Motion ha sido programado para emular esa superficie virtual. A partir de éste una plataforma para predecir en cada instante el potencial punto de contacto del dedo del usuario con la superficie que se ha definido ha sido igualmente desarrollada, y toda esta información es tratado adecuadamente para que la placa táctil, que permite la simulación de textura, sea adaptada en tiempo real a la interacción del usuario, de modo que una sensación real de tacto es experimentada por el usuario al interactuar con el dispositivo. Durante la fase de prueba del sistema, el código fuente desarrollado presenta resultados reales y fiables. De igual modo el comportamiento de la plataforma hardware cumple correctamente el objetivo principal del proyecto, si embargo algunos eventos inesperados han sido observados en el comportamiento final del sistema desarrollado.

[SPA] La presente tesis se enmarca dentro de dos campos diferentes pero intrínsecamente unidos entre sí en este caso: neurociencia y computación. El objetivo global de esta tesis es la realización de un neuroprocesador biológico empleando como plataforma redes neuronales biológicas cultivadas sobre matrices de microelectrodos. Este objetivo global resulta en una serie de sub-objetivos: (1) Definición y construcción de una plataforma para el soporte en tiempo real de los sistemas de adquisición de registros neuronales, y estimulación eléctrica de los mismos, que se comunique remotamente con un dispositivo robótico. (2) Estudio y propuesta de un método de guiado robótico basado en una plataforma de lazo cerrado que integre la información de los sensores del robot en el neuroprocesador y, en función de la respuesta de éste, direccione el sistema robótico. (3) Normalización y calibración estadística de los registros del neuroprocesador para su adecuación a los distintos algoritmos de guiado robótico y aprendizaje en los cultivos neuronales. (4) Estudio y definición de técnicas de aprendizaje en cultivos neuronales para la realización de conectividad funcional dirigida con objeto de proporcionar nuevos paradigmas de programación en neuroprocesadores biológicos. Con respecto al sub-objetivo (1), se ha propuesto un sistema de experimentación con cultivos neuronales en lazo cerrado y tiempo real que proporciona las herramientas de filtrado, visualización, procesamiento y estimulación de la respuesta electrofisiológica de poblaciones neuronales y su comunicación con un sistema robótico remoto. Para alcanzar el objetivo (2), se ha adaptado el algoritmo de centro de área para guiado robótico a las respuestas funcionales de las poblaciones de neuronas, identificando aquellos electrodos de la matriz cuyas neuronas incrementan en mayor medida sus disparos, como objetivo para el direccionamiento del robot. El cumplimiento del sub-objetivo (3) se ha conseguido al proporcionar técni, [ENG] This thesis deals with two different fields, inherently related to each other in this case: neuroscience and computation. The overall objective of this thesis is the development of a biological neuroprocessor with cultured biological neural networks using microelectrode arrays as platform. This objective results in a set of specific subobjectives: (1) Define and build a platform for real time support of acquisition systems and electrical stimulation systems of neural registers, which remotely communicates with a robotic device. (2) Study and propose a robotic guidance method based on a close-loop platform which includes the sensory robot information in the neuroprocessor and, according to its response, guides the robotic system. (3) Normalization and statistic calibration of the registers of the neuroprocessor in order to adapt them to different algorithms of robotic guidance and learning in cultured neural networks. (4) Study and define learning techniques in neural cultures for the development of functional connectivity which allows new programming paradigms in biological neuroprocessors. Regarding objective (1), a real-time close-loop experimentation system with neural cultures has been proposed, which provides a complete solution for filtering, visualization, processing and stimulation of electrophysiological response from neural population and communication with a robotic system. In order to reach objective (2), centre of area algorithm for robotic guidance has been adapted to the functional response of neural populations, identifying those electrodes from the array whose neurons increase the most its firing rate, as target for robotic guidance. Objective (3) has been met giving statistic calibration and normalization techniques of neural population registers that conform the neuroprocessor having in mind the goal of supressing the intrinsic variability of those populations and the different nonhomogeneity characteristics, both in culture density and elec

Este proyecto tiene como objeto el estudio de los modelos de computación paralela para su aplicación en tareas de análisis de datos que mejoren la inteligencia de negocio en las PYMES. En la actualidad, muchas empresas comienzan a tener grandes volúmenes de datos que son difíciles de manejar con las arquitecturas de cómputo convencionales. Sin embargo, los modernos sistemas de procesamiento distribuido, que pueden utilizar de forma transparente incluso cientos de servidores convencionales, las bases de datos distribuidas y redundantes y los algoritmos de computación paralela sobre múltiples datos (SIMD, Single Instruction Multiple Data) tipo Map&Reduce pueden incrementar la velocidad de cómputo para permitir que volúmenes de varios cientos de Gigabytes de datos puedan ser tratados óptimamente. Diferentes áreas y tareas de negocio en la empresa pueden beneficiarse del procesamiento de estas ingentes cantidades de información para mejorar la inteligencia de negocio. Algunos ejemplos son: el análisis de datos estadísticos sobre pedidos, equipos informáticos, gestión de stocks, etc.

Uno de los pilares sobre los que se asientan las Telecomunicaciones viene determinado por la circuitería electrónica que permite la comunicación entre los sistemas y las redes, así como la computación propiamente dicha. En este proyecto se plantea el desarrollo de una arquitectura de cómputo de bajo coste y escalable, que además pueda ser configurada para adaptarse a una aplicación específica, como en el caso de los sistemas de cómputo empotrados/dedicados. Para ello, el objetivo principal del proyecto es la definición de un framework adecuado para la portabilidad de PSoCs basados en el microprocesador ARM y las librerías proporcionadas por Xilinx para la plataforma Zynq de cores prediseñados. En estas condiciones, el desarrollo de un framework adecuado para facilitar el diseño de un SoC basado en la plataforma Zynq-ARM y orientado hacia la portabilidad, facilitaría enormemente la adopción de esta arquitectura en todo tipo de aplicaciones. Por ello, el objetivo principal de este proyecto es la definición de una serie de estándares, directrices de diseño y herramientas para facilitar la instanciación de arquitecturas de cómputo basadas en ARM sobre plataformas de desarrollo de aplicaciones específicas.

Los telescopios sufren gran cantidad de perturbaciones e interferencias que maltratan la calidad de las imágenes que ofrecen. La mayor fuente de ruido en los telescopios de base terrestre se encuentra a menudo en el efecto de la atmosfera. Para eliminar el ruido y las deformaciones existen muchos métodos, algunos especializados en la eliminación de los efectos perniciosos de la turbulencia atmosférica son los basados en la detección del frente de onda de la luz que incide en el momento de la captura. Estos métodos son el principal objeto de estudio de este PFC. Las posibilidades de rendimiento de cada método suele estar ligada a un entorno concreto que fija las condiciones de funcionamiento. Rara vez se encuentran estudios de distintos algoritmos bajo un entorno parametrizable, siendo en la mayoría de los casos específicos a ciertos ejemplos de estrellas o conjuntos de ellas. Este estudio tiene por propósito crear un marco común para evaluar comparativamente varios algoritmos de restauración y de deconvolución de imágenes tomadas por telescopios. Se han creado herramientas en ImageJ, un programa multiplataforma de tratamiento de imágenes de licencia GNU, para simular el comportamiento de los algoritmos en entornos artificiales parametrizados. El estudio arroja resultados para inspección visual y una serie de estadísticos cruzados.

Este proyecto trata de hacer un estudio de los actuales sistemas de puntuación en la esgrima para posteriormente proporcionar el diseño de un completo prototipo de sistema que es capaz de mejorar en ciertos aspectos a los actuales. El diseño del prototipo está dividido en tres partes, la creación de un protocolo que sirva de apoyo a la comunicación entre nodos, el diseño del cableado físico comprendido entre el equipo del esgrimista y la construccion de una sencilla interfaz gráfica que haga posible el manejo del sistema sin necesidad de tener conocimientos de este.

La Agencia Espacial Europea aprobó en octubre de 2011 la misión científica Euclid dentro del programa Cosmic Vision 2015-2025. El objetivo de esta misión es medir parámetros relativos a la energía y materia oscura del universo con una precisión sin precedentes. Para ello,el satélite Euclid estará equipado con un telescopiode 1.2 metros y dos instrumentos: El instrumento VIS(VisibleImager) y el instrumento NISP (Near-Infrared Spectrometer Photometer). La Universidad Politécnica de Cartagena junto con el Institutode Astrofísica de Canarias son responsables del diseño, construcción y validación de la electrónica de control del instrumento NISP.

En este proyecto se lleva a cabo un proceso de documentación e investigación acerca del Eye Tracking y el SDK Tobii , para finalmente crear una aplicación en C# que permita navegar por una serie de imágenes utilizando únicamente los ojos mediante un dispositivo capaz de detectar lo que observa el usuario en la pantalla, o también llamado Eye Tracker. El programa consta de una sencilla interfaz y, tras un proceso de calibración de la mirada, muestra una serie de imágenes situadas alrededor , formando un marco. Cuando un usuario mira una imagen específica, ésta aparece extendida en el centro de la pantalla, y puede ser examinada durante algunos segundos. El sistema está pensado para gente con discapacidad, aunque también mejoraría las prestaciones de las interacciones habituales de un usuario sin ella.

Spatial localization of moving targets using a Monopulse/FMCW Radar system signal processing scheme is presented in this work. During many years radar sensor application has been used to measure different target parameters and consecutively leading to spatial localization systems, so that has been an active research area in many important fields, from military to civilian applications. Spatial localization of moving targets consists of sensing and estimating the coordinates where the target is located and its speed and direction. The immediate goal of this work is to measure the distance, velocity and angle parameters of each target detected basing on a set of FMCW-Radar measurements and a monopulse phase comparison method, therefore obtaining spatial localization of moving targets scheme, taking into account that the localization area should be limited depending on the radar sensor used and its features. Like this, there is a need to achieve the localization with the best possible measurement accuracy and in any situation, and this can be solved with a simple and cheap technology as mm-wave FMCW radars, that are remarkable because work-well in harsh environments and have a very high resolution for ranging, velocity and imaging method, a distance measurement resolution of 2 cm can be easily achieved over 30-40 meters working at 24GHz. Moreover the method presented is especially suited to detect very weak moving targets. Many applications where FMCW radar and Monopulse radar are playing an important role are: disaster situations of buried alive people, level-measuring systems, dimension verification systems, wall penetrating applications, air traffic control, terrain avoidance systems, etc [1]. It is clear that all cited applications could become more attractive and useful by using a suitable localization method as presented in this work. Besides the theoretical development and explanation of the proposed method, exemplary situations and measurements results will be

Recientemente se aprobó la construcción del satélite espacial Euclid, que se encargará de indagar en dos de los grandes misterios actuales de la Ciencia: la materia oscura y la energía oscura. La UPCT participa tanto a nivel tecnológico como científico en esta misión espacial cuyo lanzamiento está previsto para el año 2019. Las primeras evidencias de la existencia de la materia oscura datan de 1932. Se presupone su existencia ya que, entre otras cosas, la distribución de velocidades de las estrellas en galaxias y de las galaxias en cúmulos indican que debe existir mucha más materia de la que podemos ver. De ahí su nombre, tiene que haber un nuevo tipo de materia repartida por el Universo que no emite ni absorbe radiación electromagnética, pero que produce efectos gravitatorios sobre el resto de materia. La existencia de la otra componente, la energía oscura, se conoce a finales de los 90 del siglo pasado. Midiendo la luz de supernovas de tipo Ia en galaxias lejanas se llega a la conclusión de que la expansión de Universo aumenta su ritmo con el tiempo. Tenemos que introducir un nuevo término en las ecuaciones para poder explicar esta aceleración en la expansión. A este término se le denominó energía oscura. La naturaleza íntima tanto de la materia oscura como de la energía oscura es hoy en día una de las grandes incógnitas de la Cosmología que la misión Euclid tratará de ayudar en gran medida a resolver.

FASTCAM, desarrollado por el Instituto de Astrofísica de Canarias en colaboración con la Universidad Politécnica de Cartagena, es un instrumento capaz de obtener imágenes de alta resolución espacial en el espectro visible usando telescopios terrestres. Este instrumento ha obtenido muy buenos resultados hasta la fecha, pero tiene algunas limitaciones que admiten alguna mejora. En base a esto, se propone un algoritmo de detección de objetos astronómicos que introduce etapas de pre-procesado y post-procesado basado en wavelets, que mejora considerablemente la calidad de la imagen comparada con el algoritmo inicial. En concreto, en este PFC se implementa una arquitectura híbrida hardware/software que calcula en tiempo real la etapa computacionalmente más crítica del algoritmo. Para ello se hace uso de dos herramientas de reciente adquisición por este departamento: un súper-computador reconfigurable DRC RPU 110-L200 y el entorno de co-diseño CoDeveloper, basado en el modelo de programación de ImpulseC.

FastCam es un instrumento de alta resolución espacial desarrollado por la Universidad Politécnica de Cartagena y por el Instituto de Astrofísica de Canarias (IAC). Este instrumento está diseñado para corregir los efectos no deseados que las turbulencias atmosféricas producen en las imágenes astronómicas. FastCam ha sido probada con exito en telescopios terrestres de 2 a 4 metros de apertura obteniendo imágenes comparables a las obtenidas por el telescopio espacial Hubble.

This paper describes the design and the implementation of an embedded system based on multiple FPGAs that can be used to process real time video streams in standalone mode for applications that require the use of large Multi-Layer CNNs (ML-CNNs). The system processes video in progressive mode and provides a standard VGA output format. The main features of the system are determined by using a distributed computing architecture, based on Independent Hardware Modules (IHM), which facilitate system expansion and adaptation to new applications. Each IHM is composed by an FPGA board that can hold one or more CNN layers. The total computing capacity of the system is determined by the number of IHM used and the amount of resources available in the FPGAs. Our architecture supports traditional cloned templates, but also the (simultaneous) use of time-variant and space-variant templates.

Ejemplos de aplicación de las tecnologías de la información : telecontrol y monitorización en entornos domésticos.

El objetivo de este proyecto es desarrollar una plataforma de prototipado que permita la realización de sistemas de procesamiento de vídeo en tiempo real. Se pretende adaptar la salida de una cámara digital para poder ver las imágenes capturadas en un monitor que funcione con el estándar VGA, estableciendo el soporte para un procesado intermedio de la información. Para ello se programará una arquitectura en una FPGA, que se encargará de sincronizar ambos componentes. El principal problema que se presenta es la incompatibilidad entre la cámara digital y el monitor VGA, debido a que utilizan una frecuencia y resolución distintas. El monitor VGA trabaja con una frecuencia de 60 Hz y una resolución de 800x525 mientras que la cámara digital funciona a 30 Hz y 858x525 de resolución. Por tanto, surge la necesidad de establecer un circuito de sincronización entre ambos componentes. Se propone programar en una FPGA una arquitectura que transforme la resolución y frecuencia de la cámara digital, en la resolución y frecuencia propias del estándar VGA. Esta arquitectura debe tener como entradas las señales que proporcione la cámara y como salidas las señales que componen el bus VGA de entrada al monitor. La programación de la FPGA se hará con el lenguaje de descripción hardware VHDL. En referencia a los componentes utilizados, se debe tener en cuenta que cada cámara digital presenta unas determinadas características en función del sensor de imagen que utilicen. En nuestro caso, el desarrollo del proyecto se va a hacer para un sensor CMOS determinado. En cuanto al monitor será válido cualquiera que sea compatible con el estándar VGA. Por último, en cuanto a la utilidad del proyecto, el sistema se va a emplear como plataforma de desarrollo y prototipado de aplicaciones de procesamiento de vídeo en tiempo real. Establece un soporte que sincroniza una cámara digital y un monitor VGA, permitiendo incorporar una unidad de procesado de información de vídeo.

Analizando los actuales requerimientos para la transferencia de datos de los estándares de codificación de video, los diferentes tipos de procesadores, y estudiando el funcionamiento y las ventajas de los accesos directos a memoria (Direct Memory Access), he desarrollado un modelo parametrizable de un acceso directo a memoria. Considerando un método de codificación de video concreto (motion estimation), he implementado una versión mejorada, añadiendo funcionalidad extra en el DMA para conseguir una reducción en el tiempo de ejecución y por lo tanto mejoras en las aplicaciones de video. A partir del estudio de los resultados obtenidos he realizado un análisis exhaustivo indicando las posibles futuras modificaciones.

Analizando los actuales requerimientos para la transferencia de datos de los estándares de codificación de video, los diferentes tipos de procesadores, y estudiando el funcionamiento y las ventajas de los accesos directos a memoria (Direct Memory Access), he desarrollado un modelo parametrizable de un acceso directo a memoria. Considerando un método de codificación de video concreto (motion estimation), he implementado una versión mejorada, añadiendo funcionalidad extra en el DMA para conseguir una reducción en el tiempo de ejecución y por lo tanto mejoras en las aplicaciones de video. A partir del estudio de los resultados obtenidos he realizado un análisis exhaustivo indicando las posibles futuras modificaciones.

El objetivo de este proyecto es interconectar remotamente una red de sensores a un destino conectado a Internet, de manera que se puedan almacenar los datos sensorizados, para su explotación y análisis, y actuar en consecuencia en el sistema captador de información ejerciendo ciertas acciones. Este proyecto se centrará en el diseño de los medios para el intercambio de información entre la red de sensores/actuadores, y el sistema remoto controlador, a través de las redes de telecomunicación, mediante el desarrollo de un prototipo real, quedando fuera de este proyecto la explotación de dichos datos, y aplicación final derivada del uso de esa información, de forma que el sistema pueda ser particularizado o utilizado según las necesidades de la aplicación que necesite un posible usuario.

Las FPGAs son dispositivos reprogramables que permiten configurar en su interior el sistema hardware deseado, en función de lo que se haya descargado en su memoria de programación. La Reconfiguración parcial dinámica consiste en cambiar la configuración de una parte de la FPGA sin que deje de funcionar el resto de ella. Además, esta reconfiguración parcial puede realizarse desde un sistema instalado dentro de la FPGA (microprocesador), en lo que se conoce como auto-reconfiguración parcial, de tal manera que la FPGA se reconfigura a si misma. La reconfiguración parcial puede usarse en múltiples aplicaciones: aceleración hardware, auto-reparación, algoritmos adaptativos hardware, encriptación… y proporciona grandes ventajas como son: configuración a distancia, ahorro en costes, espacio y onsumo… En el presente proyecto se presentan los distintos tipos de Reconfiguración parcial y la metodología de trabajo necesaria para obtenerlos, con objeto de servir de manual para futuras aplicaciones con FPGAs.