Bu tezde, radyasyonun n-tipi alan etkili tranzistor cihazlar üzerindeki etkileri incelenmiş, radyasyona bağlı etkiler için literatür araştırması yapılmıştır. Bir cihaz üzerindeki radyasyon etkilerinin oluşum mekanizmaları incelenmiştir. Bu kapsamda adım adım radyasyon kaynaklı etkilerin nedenleri araştırılmıştır. Bunun sonucunda cihazlar üzerindeki radyasyon etkilerinin, yalıtkan malzemelerde oluşan tuzak yüklerden kaynaklandığına ulaşılmıştır. Oluşum mekanizması araştırıldığında daha önce araştırmacılar tarafından ortaya konulan teoriye ulaşılmıştır. Bu teoride öncelikle gelen radyasyondan alınan enerji ile elektron ve delik çifti oluşmaktadır. Bu oluşan yeni çiftlerden bir çoğu hızla tekrar birleşip yok olurken, bir kısmı ise birbirinden ayrılmakta ve yalıtkan içerisinde hareket etmektedirler. Yalıtkan kristal örgüsü içerisinde ve/veya yalıtkan-silisyum arayüzünde, değişik mekanizmalar ve kusurlar ile yükler sabit kalmakta ve tuzaklanmaktadır.Radyasyon etkilerinin oluşmasında yalıtkanlar etkili olduğundan, farklı yalıtkan kalınlıklarına bağlı olarak cihazların radyasyondan etkilenme miktarları da farklı olmaktadır. Eski teknolojilerde geçit yalıtkanının kalınlığı yüksek iken, gelişen teknoloji ile bu kalınlık azalmış olup, radyasyonun bu bölge üzerinde oluşturduğu etki de azalmıştır. Diğer yandan, sığ çukur ayrıştırma bölgelerinin kalınlığı yüzlerce nanometre boyutlarında kalmış ve bu etkilere hala açık bulunmaktadır. Kullanılan cihazları radyasyona daha dayanıklı hale getirmek için tarih boyunca farklı yöntemler uygulanmıştır. Bunlardan ilkinde, ışınıma maruz kalacak bölgelerin bir koruma kalkanı ile korunması ve ışınımın bu bölgelere ulaşamadan gücünü yitirmesi amaçlanmıştır. Ancak bu uygulamadan haberleşme sistemlerinde uygulama zorluğu gibi birçok nedenden ötürü uzaklaşılmıştır. Günümüzde, sistemlerin ışınıma dayanıklılıkları iki temel yaklaşım ile sağlanmaya çalışılmaktadır. Bunlardan ilki doğal olarak ışınıma dayanıklı malzemelerden yapılmış cihazların ve yine dayanıklı yapıların kulanılması ile oluşturulan süreç ile ışınım dayanıklılığı olmaktadır. Buradaki dezavantajlardan bazıları da bu tür işlemlerin yüksek maliyeti ve tranzistorların tümleşik devre üzerinde geniş yer kaplaması olarak gösterilebilir.İkinci yaklaşımda ise ışınımın tranzistorlar üzerindeki etkilerinin önceden bilinmesi ve tasarım aşamasında bunlar da dikkate alınarak ışınım sonrasında da istenilen aralıkta çalışabilecek yapıların kurulabilmesi sağlanmaktadır. Bu noktada ışınım etkilerinin modellenmesi büyük bir öneme sahip olmakta, etkilerin benzetimlerde gözlenebilmesi uygun bir model oluşturulması ile sağlanabilmektedir. Bu tezde de bu yöntem tercih edilmiş ve ışınım etkileri modellenmiştir. Tezde kullanılan tranzistorlar, 180 nm tamamlayıcı-metal-oksit-yarıiletken teknolojisi ile üretilmiş olup, farklı özelliklere sahiptirler. Bu özelliklerin başında kanal uzunlukları ve kanal genişlikleri, serim sırasında seçilen parmak sayıları gelmektedir. Ayrıca, ışınım dayanıklılıkları olduğu bilinen ve kapalı-serim-tranzistor adlı yapılar da yongaya eklenmiş ve bu yapılar karşılaştırılarak incelenmiştir.Işınım testleri TAEK (Türkiye Atom Enerjisi Kurumu) bünyesinde SANAEM'deki (Sarayköy Nükleer Araştırma ve Eğitim Merkezi) Gama Işınlama Tesisleri'nde yapılmıştır. Bu testler sırasında Kobalt atomunun radyoaktif bir izotopu olan Kobalt-60 kullanılmıştır. Işınım sırasında yongalara gerilim uygulayabilmek için baskı devreler tasarlanmış ve üretilmiştir. Sonrasında bu baskı devreler aracılığıyla yongalara ışınıma dayanıklı kablolar ve güç kaynakları yardımıyla ışınım odası dışından gerilim uygulanmıştır.İki ayrı baskı devre tasarımı ile iki ayrı kutuplama şekli uygulanarak deneyler gerçekleştirilmiştir. İlk deney grubunda tranzistorların geçitleri, 1.8 V'a; savakları, kaynakları ve gövdeleri de 0 V'a bağlanmıştır. Bu testler, Avrupa Uzay Ajansı'nın (ESA) belirttiği şekilde yapılmış, doz hızı belirtilmiş pencerelere uygun seçilmiş ve tranzistorlar en kötü durum olarak isimlendirilen en fazla değişime uğradıkları yukarıda belirtilen koşullarda kutuplanmıştır. Ayrıca yine aynı yönergede belirtilen üzere ölçümler; yongalar ışınım bitiminden itibaren iki saat içinde tamamlanmıştır. Bu gruba üç adet yonga yerleştirilmiş ve ışınım ortamından 50 krad, 100 krad ve 300 krad dozlarında çıkarılmışlardır. İkinci grupta aynı kutuplama şeması kullanılmış fakat tranzistorlar daha yüksek doz hızına maruz bırakılarak daha yüksek dozlar hedeflenmiştir. Bu grupta iki yonga kullanılmış ve 500 krad ile 1 Mrad dozlarına erişmeleri sağlanmıştır. Üçüncü grup için tasarlanan baskı devrelerle ışınım sırasında tranzistorların geçit ve savaklarına 1.8 V, kaynak ve gövdelerine ise 0 V uygulanmıştır. Bu grupta iki yonga kullanılmış ve 355 krad ile 651 krad dozları elde edilmiştir. Işınım öncesi ve sonrası ölçümlerde 50 mV, 200 mV, 400 mV ve 1.8 V olmak üzere dört farklı savak gerilimi için savak gerilimi sabit tutularak geçit gerilimi 0 V'tan 1.8 V'a sabit gerilim adımlarıyla arttırılarak geçit gerilimine bağlı savak akımı ID-VGS grafikleri elde edilmiştir. Yine aynı tranzistor için geçit gerilimi 0 V'tan başlayarak 1.8 V'a kadar 300 mV adımlarla arttırılarak ve her geçit gerilimi için savak gerilimi 0 V'tan 1.8 V'a arttırılarak savak gerilimine bağlı savak akımı ID-VGS grafikleri elde edilmiştir. Bahsedilen ölçümler, sırasında gövde ve kaynak 0 V'a bağlanmış, daha sonrasında aynı ölçümler gövde -300 mV'a bağlanarak tekrarlanmıştır.Öncelikle, tranzistorlar üzerindeki ışınım etkilerinin tranzistorların boyutlarına, parmak sayılarına ve gövde gerilimine göre davranışları incelenmiş, bunlar arasında karşılaştırmalı analiz yapılmıştır. Ardından bu etkilerin BSIM 3v3 modeli baz alınarak modellemesi yapılmıştır. Modelleme yapılırken, yeni eşitlikler ekleme ya da matematiksel bir model yerine elde bulunan tranzistor modeli uygun hale getirilmiştir. Bu yöntemin seçilmesindeki birincil amaç modeli kullanacak tasarımcıya fazladan benzetim yapmadan, kolaylıkla kullanabileceği bir model sağlamaktır. Modelleme aşamasında ilk olarak, ışınım sonrasında tranzistor karakteristiklerinde oluşan değişiklikler araştırılmış ve ölçümler ile de kontrol edilmiştir. Bu kapsamda elde edilen bulgularda tranzistorların geçit gerilimi verilmeksizin oluşan kaçak savak akımlarında artış, eşik gerilimlerinde değişim, lineer ve doyma bölgesi akımlarında değişim gözlenmiştir. Ayrıca bu değişimlerin tranzistorların boyutlarına, parmak sayılarına, gövde gerilimlerine, geçit gerilimi uygulanmazken dahi uygulanan savak gerilimlerine bağlı olduğu gözlenmiştir. Ayrıca tranzistorların zamana bağlı iyileşme özellikleri de incelenmiştir.Bahsedilen ışınım etkileri modellenirken öncelikle geniş ve uzun kanala sahip bir tranzistor kullanılarak savak kaçak akımının modellenmesi ile başlanmış ve harici bir akım kaynağı savak ile kaynak arasına paralel olarak yerleştirilmiştir. Akım kaynağının değeri olarak her tranzistor için 0 V geçit gerilimi altında çıkarılmış savak gerilimine bağlı savak akımı ölçümü kullanılmış ve böylece kaçak akımının bağlı olduğu boyut etkileri, parmak sayısı etkileri, gövde gerilimi etkileri ve savak gerilimi etkileri dahil edilmiştir. İkinci aşamada benzetim ile ölçüm arasında eşik gerilimi farkı kullanılarak eşik gerilimi modellenmiştir ve bunun için `VTH0` parametresi kullanılmıştır. Ardından lineer bölge modellemesi için `UA` ve doyma bölgesi modellemesi için `VSAT` ve `A2` parametreleri kullanılmıştır. Lineer bölge ile doyma bölgesi arasındaki geçiş için de `DELTA` parametresi kullanılmıştır. Eşik gerilimi altındaki eğimin modellenmesi için `NFACTOR` kullanılarak tek bir tranzistor için gövde gerilimleri eklenmeden model tamamlanmıştır. Bir sonraki aşamada, eşik geriliminin gövde gerilimine bağlı etkisi `K1` ile, doyma akımının gövde gerilimine bağlı etkisi `KETA` parametreleri ile modele dahil edilmiştir.Sonraki aşamada öncelikle kısa ve geniş kanala sahip bir tranzistor kullanılarak kısa kanal etkileri `PVAG` parametresi ile ve daha sonrasında kısa ve dar kanala sahip bir tranzistorun ölçümleri kullanılarak dar kanal etkileri `DWG`,`WINT` ve `K3` ile modellenmiştir. Sonuç olarak, farklı boyutlarda kullanılabilen gövde gerilimi etkilerini de içeren tek bir model elde edilmiştir.Daha sonraki kısımda savak ve geçitlerine 1.8 V, gövde ve kaynaklarına 0 V uygulanarak ışınıma maruz bırakılmış yongalar kullanılmıştır. Öncelikle metal-oksit-yarıiletken-alan-etkili-tranzistorların savak ve kaynak simetrileri literatürden ve deneylerle de tekrar kontrol edilmiş ve bu yapılarda savak ile kaynağın yer değiştirerek birbirleri yerine kullanılabilecekleri görülmüştür. Daha sonra bu tranzistorlar belirtildiği gibi ışınıma maruz bırakılmış, ardından aynı savak ve kaynak simetrisi kontrol edilmiştir. Burada gözlendiği üzere, simetrik olmayan kutuplama koşullarında yapılan ışınım testlerinden sonra ölçümler yapıldığında normal durum olarak isimlendirilen savağın pozitif gerilime, kaynağın ise 0 V'a bağlanarak yapıldığı ölçümlerdeki kaçak akımı değerlerinin ters olarak isimlendirilen ve savağın kaynak; kaynağın da savak olarak kullanıldığı ölçümlere göre daha yüksek olduğu gözlenmiştir. Bu etkinin sebepleri incelenirken bilgisayar destekli benzetim programlarından yararlanılmış ve bu kutuplama koşullarında cihazdaki yalıtkanlarda oluşan elektrik alanlar gözlenmiştir. Beklendiği gibi, aradaki potansiyel farkın fazla olmasından kaynaklı kaynak bölgesine yakın yalıtkanlarda elektrik alan daha yüksek olurken, geçit ve savak aynı gerilimde olduğu için savak bölgesine yakın yalıtkanlarda elektrik alan daha düşük olmaktadır. Bu durum, kaynak bölgesinde daha fazla pozitif yüklü tuzağın oluşmasına neden olmaktadır. Kaynak çevresinde savak çevresine göre daha fazla tuzak bulunan durum, benzetim uygulaması aracılığıyla test edilmiş; deney sonuçlarına benzer sonuçlarla karşılaşılmıştır. Böylece içerisinde kaynak-savak simetrisine sahip iletim kapısı gibi devrelerde kaçak akımların etkilerinin, kaynağın artı ve eksi uçlarının değiştirilmesi ile azaltılabileceği ve ışınım dayanıklılığının bu şekilde arttırılabileceği gösterilmiştir.Son olarak, aynı boyuta sahip kare ve sekizgen şeklinde geçide sahip olarak oluşturulan kapalı-serim-tranzistorlar ve aynı boyutta normal bir tranzistor arasında karşılaştırmalar yapılmıştır. Bu çerçevede öncelikle üç cihazın ışınım dayanıklılıkları incelenmiş ve beklenildiği gibi kapalı-serim-tranzistorlar 1 Mrad dozda dahi ilk özelliklerini korurken, normal tranzistorda bariz değişiklikler gözlenmiştir. Daha sonrasında bu üç yapı, üretim çeşitliliği, gövde gerilimi etkilerine bağlı savak akımları değişimi ve kapladıkları alan açılarından incelenmiş ve özellikle iki kapalı-serim-tranzistorlar karşılaştırılmıştır. Sonuçta, sekizgen yapının üretim çeşitliliğine daha dayanıklı olduğu gözlenmiş ancak yine sekizgen yapının alan tüketiminin kare yapıya göre %2.78 daha fazla olduğu belirlenmiştir. Üretim çeşitliliğine daha dayanıklı olmasının nedeni olarak üretimin serimde dik açılara izin vermemesi dolayısıyla kare yapıda köşelerde küçük uzunlukların bulunması ve bu uzunlukların cihazı üretim çeşitliliğine karşı daha savunmasız bir duruma getirmesi olduğu şeklinde açıklanmıştır. Bu kısımda amaç, bir tasarımcının bu yapıda bir cihaz çizimi sırasında üretim çeşitliliğinden mümkün olduğunca kaçınabilmesi için en uygun yapının belirlenmesidir. In this work, radiation-induced effects on NMOS devices are investigated for different transistor sizes. Three different dose rates were applied with two different biasing configurations. In first configuration, NMOS devices were irradiated with the gates biased to 1.8 V and with the drain, source and body biased to 0 V. In the second configuration, NMOS devices were irradiated with the gates and drains biased to 1.8 V and with the source and body biased to 0 V. In total, 7 different doses were obtained. Before and after irradiation, the ID}-VDS and ID-VGS graphs were extracted for different gate, drain and body voltages.It is observed that the device size and number of fingers both have effects on the radiation tolerance of transistors, and the relative contribution of each changes. Sub-threshold leakage current increase which also depends on VDS and VBS voltage, threshold voltage shift, linear and saturation region currents changins among the radiation induced effects. Furthermore, time dependent healing effects and body-biasing effects were investigated. A parameter modification modeling approach was used to model irradiated transistors. Only an extra current source placed between drain and source to model the sub-threshold leakage current at VGS = 0 V. After that, with `VTH0`, threshold voltage change, with `UA` linear region, with `VSAT` and `A2` saturation region, with `DELTA` transition region between linear and saturation regions and with `NFACTOR` sub-threshold slope are modeled. `K1` and `KETA` are used to include body-bias effects. This modeling approach suitable for all transistor sizes. But to obtain single model for all sizes, this modelling approach is applied to a long and wide channel transistor. Using an short and wide channel transistor and with `PVAG`, short channel effects were modeled. Finally, using an short and narrow channel transistor, with `DWG`,`WINT` and `K3` narrow channel effects were modeled. Created single model shows good agreement with experiments for different sized transistors. Lastly, extracted model were applied to simple circuit, ring oscillators with 5 inverters. Their frequency shift and power consumptions were compared with standard pre-rad model.In the second section, NMOS transistors were irradiated with the configuration gates biased to 1.8 V and other three terminals drain, source and body biased to 0 V. Before and after irradiation, measurements were done with proper device configurations called straight configuration. Subsequently, the drain and source were swapped, and the same measurements were repeated. This second configuration is call reverse configuration. Given the symmetrical structure of the MOSFET transistors, pre-irradiation measurements were in strong agreement for the two measurement configurations. But after irradiation, sub-threshold leakage currents of straight configuration were much higher than those of the reverse configuration. Furthermore, all these effects were investigated using different transistors with different channel lengths, widths and finger numbers. As a result, the most significant difference was observed with the smallest device. These differences between straight and reverse configurations can be attributed to different charge trapping concentrations in insulators near the drain and source regions of the device because of the different electrical fields at these regions. To test this idea, Sentaurus TCAD was used and traps were included in the insulator regions. A good agreement is observed between the result of these simulations and the experiments.Finally, same sized one regular layout transistor and two ELTs with different shapes (octagonal and square) have been investigated according to their process variations, their radiation induced sub-threshold current shifts and its dependence on reverse body bias. It has been demonstrated that even if the layout symmetry of ELTs slightly increase the area consumption, it makes them less vulnerable to process variations. Finally, measurements have demonstrated that the even up to 1 Mrad dose, radiation tolerance and the electrical behaviour of ELTs is not depend on the shape of ELT. 91