基于优化 BPNN 的 FPGA 内嵌高速接口总抖动预测方法.

MLA

叶翔宇, et al. “基于优化 Bpnn 的 Fpga 内嵌高速接口总抖动预测方法.” Electronic Science & Technology, vol. 38, no. 2, Feb. 2025, pp. 70–77. EBSCOhost, https://doi.org/10.16180/j.cnki.issn1007-7820.2025.02.009.

APA

叶翔宇, 林晓会, 丁江乔, & 解维坤. (2025). 基于优化 Bpnn 的 Fpga 内嵌高速接口总抖动预测方法. Electronic Science & Technology, 38(2), 70–77. https://doi.org/10.16180/j.cnki.issn1007-7820.2025.02.009

Chicago

叶翔宇, 林晓会, 丁江乔, and 解维坤. 2025. “基于优化 Bpnn 的 Fpga 内嵌高速接口总抖动预测方法.” Electronic Science & Technology 38 (2): 70–77. doi:10.16180/j.cnki.issn1007-7820.2025.02.009.