Search

Your search keyword '"Mir, Salvador"' showing total 50 results
Start Over Author "Mir, Salvador" Search Limiters Available in Library Collection

Refine your results

more »

more »

more »
50 results on '"Mir, Salvador"'

3. Nonintrusive Machine Learning-Based Yield Recovery and Performance Recentering for mm-Wave Power Amplifiers: A Two-Stage Class-A Power Amplifier Case Study

Author

Cilici, Florent, Margalef-Rovira, Marc, Lauga-Larroze, Estelle, Bourdel, Sylvain, Leger, Gildas, Vincent, Loic, Mir, Salvador, and Barragan, Manuel J.

Abstract

State-of-the-art nanometric fabrication processes enable the integration of monolithic millimeter-wave (mm-wave) circuits. However, nanometric technologies are prone to process variations that may significantly impact the performance of the fabricated mm-wave circuits and dramatically reduce the fabrication yield. In order to improve the fabrication yield, extensive resources are required for tuning the functionality of each fabricated die in the production line, especially in the mm-wave domain. In this work, we implement and experimentally validate a machine learning-based calibration strategy for mm-wave circuits that significantly simplifies this tuning process. A machine learning algorithm is employed to predict the optimum values of a set of on-chip tuning knobs based on nonintrusive measurements provided by embedded process monitor circuits. The proposed technique is demonstrated on a 69-GHz power amplifier (PA) with one-shot calibration capabilities integrated in STMicroelectronics 55-nm CMOS technology. The experimental results on a set of 39 fabricated samples demonstrate the feasibility and performance of the proposed machine learning-based calibration for yield recovery and performance recentering applications.

Published
2024
Full Text
View/download PDF

6. ETS 2022 Foreword

Author

Manich Bou, Salvador, Rodríguez, Rosa, Mir, Salvador, Bernardi, Paolo, Tille, Daniel, and Bosio, Alberto

Subjects
Microelectronics, Integrated circuits, Microelectrònica, Spintronics, Circuits integrats, Espintrònica, Enginyeria electrònica::Microelectrònica [Àrees temàtiques de la UPC]
Published
2022

8. ETS 2022 ORGANIZING COMMITTEE

Author

Manich Bou, Salvador, Rodríguez Montañés, Rosa, Bernardi, Paolo, Tille, Daniel, Mir, Salvador, Bosio, Alberto, Arumi Delgado, Daniel, Gómez Pau, Álvaro, Cassano, Luca, Jiao, Hailong, Miclea, Liviu, Sanchez, Ernesto, Savino, Alessandro, Canal Corretger, Ramon, Eggersglüß, Stephan, Fransi, Sergi, Taouil, Mottaqiallah, Calomarde Palomino, Antonio, Weiner, Michael, Michael, Maria K., Sonza Reorda, Matteo, Larsson, Erik, Vatajelu, Elena-Ioana, Stratigopoulos, Haralampos-G., Parisi Baradad, Vicenç, Huang, Junlin, Li, Huawei, Chillarige, Sameer, Kameyama, Shuichi, Carro, Luigi, Su, Fei, Nicolici, Nicola, Huang, Shi-Yu, Manich Bou, Salvador, Rodríguez Montañés, Rosa, Bernardi, Paolo, Tille, Daniel, Mir, Salvador, Bosio, Alberto, Arumi Delgado, Daniel, Gómez Pau, Álvaro, Cassano, Luca, Jiao, Hailong, Miclea, Liviu, Sanchez, Ernesto, Savino, Alessandro, Canal Corretger, Ramon, Eggersglüß, Stephan, Fransi, Sergi, Taouil, Mottaqiallah, Calomarde Palomino, Antonio, Weiner, Michael, Michael, Maria K., Sonza Reorda, Matteo, Larsson, Erik, Vatajelu, Elena-Ioana, Stratigopoulos, Haralampos-G., Parisi Baradad, Vicenç, Huang, Junlin, Li, Huawei, Chillarige, Sameer, Kameyama, Shuichi, Carro, Luigi, Su, Fei, Nicolici, Nicola, and Huang, Shi-Yu

Published
2022

9. Industrial approach to quantum dots in fully-depleted silicon-on-insulator devices for quantum information applications

Author

Mir, Salvador, Pioro-Ladrière, Michel, Kriekouki, Ioanna, Galy, Philippe, Mir, Salvador, Pioro-Ladrière, Michel, Kriekouki, Ioanna, and Galy, Philippe

Abstract

La mise en oeuvre des qubits de spin électronique à base de boîtes quantiques réalisés en utilisant une technologie avancée de métal-oxyde-semiconducteur complémentaire (en anglais: CMOS ou Complementary Metal-Oxide-Semiconductor) fonctionnant à des températures cryogéniques permet d’envisager la fabrication industrielle reproductible et à haut rendement de systèmes de qubits de spin à grande échelle. Le développement d’une architecture de boîtes quantiques à base de silicium fabriquées en utilisant exclusivement des techniques de fabrication industrielle CMOS constitue une étape majeure dans cette direction. Dans cette thèse, le potentiel de la technologie UTBB (en anglais: Ultra-Thin Body and Buried oxide) silicium sur isolant complétement déplété (en anglais: FD-SOI ou Fully Depleted Silicon-On-Insulator) 28 nm de STMicroelectronics (Crolles, France) a été étudié pour la mise en oeuvre de boîtes quantiques bien définies, capables de réaliser des systèmes de qubit de spin. Dans ce contexte, des mesures d’effet Hall ont été réalisées sur des microstructures FD-SOI à 4.2 K afin de déterminer la qualité du noeud technologique pour les applications de boîtes quantiques. De plus, un flot du processus d’intégration, optimisé pour la mise en oeuvre de dispositifs quantiques utilisant exclusivement des méthodes de fonderie de silicium pour la production de masse est présenté, en se concentrant sur la réduction des risques de fabrication et des délais d’exécution globaux. Enfin, deux géométries différentes de dispositifs à boîtes quantiques FD-SOI de 28nm ont été conçues et leurs performances ont été étudiées à 1.4 K. Dans le cadre d’une collaboration entre Nanoacademic Technologies, Institut quantique et STMicroelectronics, un modèle QTCAD (en anglais: Quantum Technology Computer-Aided Design) en 3D a été développé pour la modélisation de dispositifs à boîtes quantiques FD-SOI. Ainsi, en complément de la caractérisation expérimentale des structures de test via des mesures, Electron spin qubits based on quantum dots implemented using advanced Complementary Metal-Oxide-Semiconductor (CMOS) technology functional at cryogenic temperatures promise to enable reproducible high-yield industrial manufacturing of large-scale spin qubit systems. A milestone in this direction is to develop a silicon-based quantum dot structure fabricated using exclusively CMOS industrial manufacturing techniques. In this thesis, the potential of the industry-standard process 28 nm Ultra-Thin Body and Buried oxide (UTBB) Fully Depleted Silicon-On-Insulator (FD-SOI) technology of STMicroelectronics (Crolles, France) was investigated for the implementation of well-defined quantum dots capable to realize spin qubit systems. In this context, Hall effect measurements were performed on FD-SOI microstructures at 4.2 K to determine the quality of the technology node for quantum dot applications. Moreover, an optimized integration process flow for the implementation of quantum devices, using exclusively mass-production silicon-foundry methods is presented, focusing on reducing manufacturing risks and overall turnaround times. Finally, two different geometries of 28 nm FD-SOI quantum dot devices were conceived, and their performance was studied at 1.4 K. In the framework of a collaboration between Nanoacademic Technologies, Institut quantique, and STMicroelectronics, a 3D Quantum Technology Computer-Aided Design (QTCAD) model was developed for FD-SOI quantum dot device modeling. Therefore, along with the experimental characterization of the test structures via transport and Coulomb blockade spectroscopy measurements, their performance is modeled and analyzed using the QTCAD software. The results reported here demonstrate the advantages of the FD-SOI technology over other approaches for quantum computing applications, as well as the identified limitations of the 28 nm node in this context. This work paves the way for the implementation of the next generations of FD

Published
2022

10. ETS 2022 Foreword

Author

Manich Bou, Salvador|||0000-0001-5265-1209, Rodríguez, Rosa, Mir, Salvador, Bernardi, Paolo, Tille, Daniel, and Bosio, Alberto

Subjects
Microelectronics, Integrated circuits, Microelectrònica, Spintronics, Circuits integrats, Espintrònica, Enginyeria electrònica::Microelectrònica [Àrees temàtiques de la UPC]
Published
2022

14. A CMOS compatible ultrasonic transducer fabricated with deep reactive ion etching

Author

Rufer, Libor, Domingues, Christian C., Mir, Salvador, Petrini, Valerie, Jeannot, Jean-Claude, and Delobelle, Patrick

Subjects
Piezoelectric devices -- Usage, Engineering and manufacturing industries, Science and technology
Abstract

This paper describes design, fabrication, and test of an integrated micromachined ultrasound transducer (MUT). This MUT can work as an emitter and a receiver of ultrasonic signals in air and is intended to be used in applications requiring both acoustic signal generation and sensing. Among these applications there can be detection or distance measurements of different objects where the nature either of these objects or of their surroundings does not allow the use of light-based methods. The device has been fabricated in a 0.8 [micro]m CMOS process combined with deep reactive ion etching, integrating in the same chip a suspended membrane (plate) and the associated interface electronics. The plate is thermally actuated at its resonance frequency (40 kHz) during emission. During reception, a piezoresistive bridge placed on the membrane is used for monitoring its deflections. The main advantage of the design using an actuator and a sensor integrated in one multilayer structure is its simplicity. Comparing with capacitive transducers where two-electrode structure is used, considerations in terms of mechanical stability and membrane damping as well as the fabrication process are not critical. The integrated solution allows the use of an amplifier at the output of the piezoresistive Wheatstone bridge which results in the sensitivity of 35 mV/Pa; the maximum acoustic pressure generated by the transducer at 10 mm is 5 mPa. Index Terms--Analog design, bulk micromachining, CMOS compatible process, deep reactive ion etching (DRIE), MEMS, piezoresistive sensor, thermal actuation, ultrasonic transducer.

Published
2006

18. Static Linearity BIST for Vcm-based Switching SAR ADCs Using a Reduced-code Measurement Technique

Author

Universidad de Sevilla. Departamento de Electrónica y Electromagnetismo, Feitoza, Renato S., Barragan, Manuel J., Ginés Arteaga, Antonio José, Mir, Salvador, Universidad de Sevilla. Departamento de Electrónica y Electromagnetismo, Feitoza, Renato S., Barragan, Manuel J., Ginés Arteaga, Antonio José, and Mir, Salvador

Abstract

This work presents a reduced-code strategy for the static linearity self-testing of Vcm -based successive-approximation analog to digital converters (SAR ADCs). These techniques take advantage of the repetitive operation of SAR ADCs for reducing the number of necessary measurements for static linearity testing. In this paper we discuss the application of these techniques for the Vcm-based SAR ADC topology and present a practical BIST implementation based on an embedded incremental ADC. Electrical simulation results at transistor level are presented to validate the feasibility of the proposed on-chip reduced-code static linearity test.

Published
2020

19. On-chip Reduced-code Static Linearity Test of Vcm-based Switching SAR ADCs Using an Incremental Analog-to-digital Converter

Author

Universidad de Sevilla. Departamento de Electrónica y Electromagnetismo, Feitoza, Renato S., Barragan, Manuel J., Ginés Arteaga, Antonio José, Mir, Salvador, Universidad de Sevilla. Departamento de Electrónica y Electromagnetismo, Feitoza, Renato S., Barragan, Manuel J., Ginés Arteaga, Antonio José, and Mir, Salvador

Abstract

This paper describes a BIST technique for the static linearity test of Vcm-based successive-approximation analog-to-digital converters (SAR ADCs). We discuss the application of reduced-code techniques for the Vcm-based SAR ADC topology and present a practical on-chip implementation based on an embedded incremental ADC. Simulation results are provided for validating the feasibility and performance of the proposed on-chip reduced-code static linearity test.

Published
2020

20. Analog checkers with absolute and relative tolerances

Author

Kolarik, Vladimir, Mir, Salvador, Lubaszewski, Marcelo, and Courtois, Bernard

Subjects
Tolerance (Engineering) -- Analysis, Computers -- Circuits, Fault location (Engineering) -- Equipment and supplies
Published
1995

24. Electromagnetic Investigation of a CMOS MEMS Inductive Microphone

Author

Tounsi, F., Mezghani, B., Rufer, Libor, Masmoudi, M., Mir, Salvador, Torella, Lucie, Groupe de Recherche en Microtechnologie et Système sur puce (GMS), Université de Tunisie, Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA), Institut polytechnique de Grenoble - Grenoble Institute of Technology (Grenoble INP)-Centre National de la Recherche Scientifique (CNRS)-Université Grenoble Alpes (UGA), Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés (TIMA), and Université Joseph Fourier - Grenoble 1 (UJF)-Institut polytechnique de Grenoble - Grenoble Institute of Technology (Grenoble INP )-Centre National de la Recherche Scientifique (CNRS)

Subjects
MEMS, inductive microphone, Hardware_GENERAL, PACS 85.42, [SPI.NANO] Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, induced voltage, lcsh:Technology (General), Electromagnetic modeling, Hardware_INTEGRATEDCIRCUITS, lcsh:T1-995, Hardware_PERFORMANCEANDRELIABILITY, [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, micromachined inductors
Abstract

ISSN 1726- 5479; International audience; This paper presents a detailed electromagnetic modeling for a new structure of a monolithic CMOS micromachined inductive microphone. We have shown, that the use of an alternative current (AC) in the primary fixed inductor results in a substantially higher induced voltage in the secondary inductor comparing to the case when a direct current (DC) is used. The expected increase of the induced voltage can be expressed by a voltage ratio of AC and DC solutions that is in the range of 3 to 6. A prototype fabrication of this microphone has been realized using a combination of standard CMOS 0.6 µm process with a CMOS-compatible post-process consisting in a bulk micromachining technology. The output voltage of the electrodynamic microphone that achieves the µV range can be increased by the use of the symmetric dual-layer spiral inductor structure.

Published
2009

25. A BIST scheme for SNDR testin g of sigma delta ADCs using sine-wave fitting

Author

Rolindez, L., Mir, Salvador, Bounceur, Ahcène, Carbonero, J.L., Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés (TIMA), Université Joseph Fourier - Grenoble 1 (UJF)-Institut polytechnique de Grenoble - Grenoble Institute of Technology (Grenoble INP )-Centre National de la Recherche Scientifique (CNRS), STMicroelectronics [Crolles] (ST-CROLLES), Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA), and Institut polytechnique de Grenoble - Grenoble Institute of Technology (Grenoble INP)-Centre National de la Recherche Scientifique (CNRS)-Université Grenoble Alpes (UGA)

Subjects
mixed-signal, PACS 85.42, Analog to digital converters (CANs), [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics
Abstract

Sigma–Delta (ΣΔ) modulators have made possible the design of high-resolution Analogue-to-Digital Converters (ADCs) with relaxed analogue circuitry precision by moving most of the design complexity to the digital domain. However, testing these ΣΔ ADCs is becoming a costly task due to trends towards high-resolution implementations and associated increase in samples required to extract key specifications. In this paper, we propose a Built-In Self-Test (BIST) technique for high-resolution ΣΔ ADCs. The technique, mostly digital, moves most of the test complexity to the digital domain, that is in-line with the philosophy of ΣΔ modulation. Both the test signal generation and the output response analysis are performed on-chip. The stimulus, a sinusoid encoded in a binary bit stream, is chosen to have very high quality in the bandwidth of the converter with the quantization error laying outside of the analogue modulator's bandwidth. For the output response analysis, a sine-wave fitting algorithm is implemented on chip. For this, a digital sinusoidal stimulus of a very high precision is needed as a reference signal. In this paper, we generate this reference signal from the same input stimulus, by passing it through the digital filter already existing in the converter. Simulations results show the capability of this technique to obtain measurements of the SNDR (Signal-to-Noise-plus-Distortion Ratio) for a 16-bit audio ΣΔ ADC.

Published
2006
Full Text
View/download PDF

26. Conception et test intégré des dispositifs analogiques, mixtes et microsystèmes

Author

Mir, Salvador, Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA), Institut polytechnique de Grenoble - Grenoble Institute of Technology (Grenoble INP)-Centre National de la Recherche Scientifique (CNRS)-Université Grenoble Alpes (UGA), Institut National Polytechnique de Grenoble - INPG, COURTOIS B., Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés (TIMA), Université Joseph Fourier - Grenoble 1 (UJF)-Institut polytechnique de Grenoble - Grenoble Institute of Technology (Grenoble INP )-Centre National de la Recherche Scientifique (CNRS), and Torella, Lucie

Subjects
testability of analog and mixed signal circuits, [SPI.NANO] Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, test of microsystems, [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, Test de microsytèmes
Abstract

Research activities related to Conception and Test of Microsystems, Cette Habilitation à Diriger des Recherches décrit les travaux de recherche du candidat sur la conception et le test intégré des dispositifs analogiques, mixtes et microsystèmes. Ces travaux incluent la conception en vue du test de ces dispositifs, en particulier destechniques d'auto test intégré (Built-In-Self-Test), et des outils de la CAO pour le test. Pour les composants hautement intégrés, les techniques de BIST représentent la meilleure solution pour freiner l'augmentation très rapide des coûts de test. Ces travaux sont présentés en trois parties distinctes, couvrant différentes périodes de recherche après la thèse de doctorat. Après une première partie décrivant les travaux de recherche de post-doctorat, la deuxième partie se focalise sur les travaux qui sont actuellement menés par l'Equipe de Systèmes Mixtes Fiables (RMS, Reliable Mixed-signal Systems) créée en 2002. Une troisième partie décrit les perspectives des lignes de recherche de l'équipe et les coopérations, incluant des lignes nouvelles quidémarrent actuellement.

Published
2005

27. Diagnosis in Linear and Nonlinear Mixed-Signal Systems: a Parameter Identification Based Technique

Author

Simeu, Emmanuel, Mir, Salvador, Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés (TIMA), Université Joseph Fourier - Grenoble 1 (UJF)-Institut polytechnique de Grenoble - Grenoble Institute of Technology (Grenoble INP )-Centre National de la Recherche Scientifique (CNRS), Torella, Lucie, Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA), and Institut polytechnique de Grenoble - Grenoble Institute of Technology (Grenoble INP)-Centre National de la Recherche Scientifique (CNRS)-Université Grenoble Alpes (UGA)

Subjects
modelling, [SPI.OTHER]Engineering Sciences [physics]/Other, test, [SPI.OTHER] Engineering Sciences [physics]/Other, microelectronics, identification, diagnostic, Pacs 85.42
Abstract

In this paper, we consider the nonlinear system modelling problem for on-chip testing and diagnosis of embedded mixed-signal systems. A Situation-Dependent AutoRegressive model with eXogenous variable (SDARX) is introduced to approximate the conventional Nonlinear-ARX (NARX). The parameter search space is divided into a linear weight subspace and the nonlinear parameter subspace. A nonlinear parameter estimation strategy combines the Levenberg-Marquardt method (LMM) for nonlinear parameter optimization and the least-square method (LSM) for linear parameter estimation. The diagnosis procedure requires a recursive estimation of the model parameters corresponding to the nominal behaviour, using input-output data recorded on the system under test. Emphasis is given to the characterisation of a particular failure mode by choosing the best model structure and identification of model parameters for diagnostic purposes. For fault identification, the parameter estimation technique is associated with the fault dictionary approach.

Published
2005

28. Review of temperature sensors as monitors for RFMMW built-in testing and self-calibration schemes

Author

Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica, Universitat Politècnica de Catalunya. HIPICS - Grup de Circuits i Sistemes Integrats d'Altes Prestacions, Universitat Politècnica de Catalunya. e-CAT - Circuits i Transductors Electrònics, Altet Sanahujes, Josep, Aldrete Vidrio, Héctor, Reverter Cubarsí, Ferran, Gómez Salinas, Dídac, Gonzalez Jimenez, J. L., Onabajo, Marvin, Silva Martinez, Jose, Martineau, B., Perpiñà Gilabet, Xavier, Abdallah, Louay, Stratigopoulos, Haralampos-G., Aragonès Cervera, Xavier, Jordà, Xavier, Vellvehi, Miquel, Dilhaire, Stefan, Mir, Salvador, Mateo Peña, Diego, Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica, Universitat Politècnica de Catalunya. HIPICS - Grup de Circuits i Sistemes Integrats d'Altes Prestacions, Universitat Politècnica de Catalunya. e-CAT - Circuits i Transductors Electrònics, Altet Sanahujes, Josep, Aldrete Vidrio, Héctor, Reverter Cubarsí, Ferran, Gómez Salinas, Dídac, Gonzalez Jimenez, J. L., Onabajo, Marvin, Silva Martinez, Jose, Martineau, B., Perpiñà Gilabet, Xavier, Abdallah, Louay, Stratigopoulos, Haralampos-G., Aragonès Cervera, Xavier, Jordà, Xavier, Vellvehi, Miquel, Dilhaire, Stefan, Mir, Salvador, and Mateo Peña, Diego

Abstract

This paper presents an overview of the work done so far related to the use of temperature sensors as performance monitors for RF and MMW circuits with the goal to implement built-in testing or self-calibration techniques. The strategy is to embed small temperature sensors on the same silicon die as the circuit under test, taking advantage of empty spaces in the layout. This paper reviews the physical principles, and presents examples that reveal how temperature sensors can be used as functional built-in testers serving to reduce testing costs and enhance yield as part of self-healing strategies., Peer Reviewed, Postprint (published version)

Published
2014

29. Switch-level fault coverage analysis for switched-capacitor systems

Author

Mir, Salvador, Rueda, A., Vazquez, D., Huertas, J.L., Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés (TIMA), Université Joseph Fourier - Grenoble 1 (UJF)-Institut polytechnique de Grenoble - Grenoble Institute of Technology (Grenoble INP )-Centre National de la Recherche Scientifique (CNRS), Instituto de Microelectrónica de Sevilla (IMSE-CNM), Universidad de Sevilla-Centro Nacional de Microelectronica [Spain] (CNM)-Consejo Superior de Investigaciones Científicas [Madrid] (CSIC), Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA), Institut polytechnique de Grenoble - Grenoble Institute of Technology (Grenoble INP)-Centre National de la Recherche Scientifique (CNRS)-Université Grenoble Alpes (UGA), Instituto de Microelectrónica de Sevilla (IMSE-CNM CSIC), and Centro Nacional de Microelectronica [Spain] (CNM)-Consejo Superior de Investigaciones Científicas [Spain] (CSIC)

Subjects
switched-capacitor-systems, fault-simulation, PACS 85.42, switch-level-fault-coverage-analysis, Hardware_PERFORMANCEANDRELIABILITY, test-optimization, [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, granularity-level
Abstract

ISBN: 0818683597; An approach to test optimization in switched-capacitor systems based on fault simulation at switch-level is presented in this paper. The advantage of fault simulation at this granularity level is that it facilitates test integration as early as possible in the design of these systems. Due to their mixed-signal nature, both catastrophic and parametric faults must indeed be considered for test optimization. Adequate switch-level fault models are presented. Test stimuli and test measures can be selected as a function of fault coverage. The impact of design parameters such as switch resistance on fault coverage is studied and design parts of poor testability are located.

Published
2002
Full Text
View/download PDF

30. Microbeams with electronically controlled high thermal impedance

Author

Mir, Salvador, Parrain, F., Charlot, B., Veychard, D., Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés (TIMA), Université Joseph Fourier - Grenoble 1 (UJF)-Institut polytechnique de Grenoble - Grenoble Institute of Technology (Grenoble INP )-Centre National de la Recherche Scientifique (CNRS), Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA), and Institut polytechnique de Grenoble - Grenoble Institute of Technology (Grenoble INP)-Centre National de la Recherche Scientifique (CNRS)-Université Grenoble Alpes (UGA)

Subjects
suspended-microstructure, PACS 85.42, mechanical-strength, [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, electronically-controlled-high-thermal-impedance, MEMS
Abstract

In some MEMS (micro-electro-mechanical systems) applications, a tradeoff must be reached between the mechanical strength of a suspended microstructure and the thermal losses through the support beams. This is typically the case of suspended thermal MEMS, a major domain of application of CMOS-compatible bulk-micromachining technologies. This paper illustrates how suspended MEMS can be strengthened by means of additional support beams which can have a very high thermal impedance, thus having a very small impact in the thermal behavior of the microstructure. The high thermal impedance of a support beam is achieved through self-heating: an electronic control monitors the temperature drop and heats up the beam to reduce the heat flow. The control electronics of a beam is implemented using a single high-gain stage with auto-zeroing. A high thermal impedance beam (HTIB) can be considered as a new MEMS design cell. We illustrate the use of this cell in the design of an electro-thermal converter with long time constant, requiring several HTIB cells which can share the same control electronics. A single low-frequency high-gain stage is used, achieving 60 dB DC gain and DC offset and broadband noise below 100 mu V, which is suitable for ETC application.

Published
2001
Full Text
View/download PDF

32. Testing RF circuits with true non-intrusive built-in sensors

Author

Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica, Universitat Politècnica de Catalunya. HIPICS - Grup de Circuits i Sistemes Integrats d'Altes Prestacions, Abdallah, Louay, Stratigopoulos, Haralampos-G., Mir, Salvador, Altet Sanahujes, Josep, Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica, Universitat Politècnica de Catalunya. HIPICS - Grup de Circuits i Sistemes Integrats d'Altes Prestacions, Abdallah, Louay, Stratigopoulos, Haralampos-G., Mir, Salvador, and Altet Sanahujes, Josep

Abstract

We present a set of sensors that enable a builtin test in RF circuits. The key characteristic of these sensors is that they are non-intrusive, that is, they are not electrically connected to the RF circuit, and, thereby, they do not degrade its performances. In particular, the presence of spot defects is detected by a temperature sensor, whereas the performances of the RF circuit in the presence of process variations are implicitly predicted by process sensors, namely dummy circuits and process control monitors. We discuss the principle of operation of these sensors, their design, as well as the test strategy that we have implemented. The idea is demonstrated on an RF low noise amplifier using post-layout simulations., Peer Reviewed, Postprint (published version)

Published
2012

33. Instalación de un sistema de reciclaje de aguas grises y de recogida de aguas pluviales para reducir el consumo doméstico de agua en un bloque de viviendas estándar de la ciudad de Barcelona

Author

Universitat Politècnica de Catalunya. Departament de Projectes d'Enginyeria, Lloveras Macià, Joaquín, Sanz Mir, Salvador, Universitat Politècnica de Catalunya. Departament de Projectes d'Enginyeria, Lloveras Macià, Joaquín, and Sanz Mir, Salvador

Abstract

El presente proyecto se ubica en el marco de la búsqueda de nuevas soluciones para el mejor aprovechamiento de los recursos hídricos en las ciudades. El proyecto se divide en dos ejes principales de investigación. El primer eje es realizar un detallado análisis del estado del arte en materia de reutilización y reaprovechamiento de agua residual doméstica, así como de otras tecnologías enmarcadas en el ámbito del ahorro de agua como el saneamiento seco. Se dan referencias de casos de estudio en edificios de todo el mundo. El segundo eje consiste en la elección de los sistemas adecuados para aplicar este nuevo enfoque de la gestión del agua en un edificio que pueda ser representativo de la tipología arquitectónica de los edificios de Barcelona. Se ha elegido un diseño del arquitecto Andreu Roca i Berlanga, que se ha considerado un edificio adecuado al contexto de este proyecto por su genuino espíritu de innovación. Se trata de un edificio de nueva construcción de 24 viviendas, pensado para su alquiler a gente joven. Tras estudiar exhaustivamente la normativa y legislación que aplica al proyecto, se ha escogido la solución de instalar un sistema de reciclaje de aguas grises y de reaprovechamiento de las aguas pluviales. Con ello se consigue un ahorro anual de 809,74 m3/año de agua potable, lo que supone un ahorro del 36,02% referido al consumo anterior del edificio. Esto significa que, si el consumo medio de un habitante en Barcelona es de 112 litros de agua potable al día, con la instalación de estos sistemas en todos los edificios se alcanzaría una cifra cercana a los 72 litros de agua potable por habitante y día. Este promedio sería ideal para garantizar la sostenibilidad de la gestión de los recursos hídricos en la ciudad de Barcelona. Los gastos directos de la instalación de estos sistemas son de 28.226,80 €, lo que representa un 15,2% del precio del proyecto, que suma un total de 185.811,66 €. El ahorro total en la factura del agua para los habitantes del edifici

Published
2011

35. Heuristic reasoning for an automatic commonsense understanding of logic electronic design specifications

Author

Mir, Salvador, Department of Computer Science, University of Manchester [Manchester]-University of British Columbia (UBC), University of Manchester, Filer N.P., and Torella, Lucie

Subjects
automatic heuristic understanding, [SPI.NANO] Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, design specifications, conception circuits intégrés, heuristique, [SPI.NANO]Engineering Sciences [physics]/Micro and nanotechnologies/Microelectronics, raisonnement
Abstract

UMCS-94-4-2.pdf; English only

Published
1993

36. EDIF: a standard format for the interchange of electronic design data

Author

Mir, Salvador, Mir, Xavier, and Rubio Sola, Jose Antonio|||0000-0003-1625-1472

Subjects
Artificial intelligence, Compiler generators, LEX, CIF, Intel·ligència artificial, Electronic design interchange format, EDIF, Mask layout description languages, LUCIE, Lexica', syntactic and semantic analyzers, YACC, 68 Computer science::68T Artificial intelligence [Classificació AMS]
Abstract

En estos últimos años, el rápido incremento de los sistemas CAE/CAD en el campo de la electrónica ha hecho que la transferencia de información de unos sistemas a otros fuese un problema creciente. En consecuencia, se ha hecho necesaria una estandarización de los lenguajes de diseño y de los formatos de intercambio de datos. EDIF (Electronic Design Interchange Format) nace para responder a esta necesidad de estandarización. Este artículo describe la implementación de un reconocedor del formato EDIF y de traducciones entre EDIF y el lenguaje LUCIE de descripción de las máscaras de un circuito integrado. Con estas traducciones se pretende mostrar una metodología para la construcción de traductores entre EDIF y otros formatos. In this work we present an EDIF parser tool built with the YACC and LEX generators. A translator from LUCIE to CIF and from CIF to LUCIE masklayout formats are presented. The parser supports actually the version 1 1 O level O without preprocesing phase. A new development for the current version 2 O O is being developed. The tools have been codea in C-Ianguage under VAX-VMX abd UNIX environment.

Published
1987

37. L'EDIF, un format estàndar per a l'intercanvi de dades de dissenys electrònics

Author

Mir, Salvador, Mir, Xavier, Rubio Sola, Jose Antonio, Mir, Salvador, Mir, Xavier, and Rubio Sola, Jose Antonio

Abstract

En estos últimos años, el rápido incremento de los sistemas CAE/CAD en el campo de la electrónica ha hecho que la transferencia de información de unos sistemas a otros fuese un problema creciente. En consecuencia, se ha hecho necesaria una estandarización de los lenguajes de diseño y de los formatos de intercambio de datos. EDIF (Electronic Design Interchange Format) nace para responder a esta necesidad de estandarización. Este artículo describe la implementación de un reconocedor del formato EDIF y de traducciones entre EDIF y el lenguaje LUCIE de descripción de las máscaras de un circuito integrado. Con estas traducciones se pretende mostrar una metodología para la construcción de traductores entre EDIF y otros formatos., In this work we present an EDIF parser tool built with the YACC and LEX generators. A translator from LUCIE to CIF and from CIF to LUCIE masklayout formats are presented. The parser supports actually the version 1 1 O level O without preprocesing phase. A new development for the current version 2 O O is being developed. The tools have been codea in C-Ianguage under VAX-VMX abd UNIX environment., Peer reviewed

Published
1987

39. Instalación de un sistema de reciclaje de aguas grises y de recogida de aguas pluviales para reducir el consumo doméstico de agua en un bloque de viviendas estándar de la ciudad de Barcelona

Author

Sanz Mir, Salvador, Universitat Politècnica de Catalunya. Departament de Projectes d'Enginyeria, and Lloveras Macià, Joaquín

Subjects
Edificació::Instal·lacions i acondicionament d'edificis::Instal·lacions de sanejament [Àrees temàtiques de la UPC], Sewage -- Purification, Rainwater, Habitatges -- Aspectes ambientals, Aigües residuals -- Depuració, Desenvolupament humà i sostenible::Desenvolupament humà::Aigua i sanejament [Àrees temàtiques de la UPC], Water harvesting, Dwellings -- Environmental aspects, Dipòsits de retenció d'aigües pluvials
Abstract

El presente proyecto se ubica en el marco de la búsqueda de nuevas soluciones para el mejor aprovechamiento de los recursos hídricos en las ciudades. El proyecto se divide en dos ejes principales de investigación. El primer eje es realizar un detallado análisis del estado del arte en materia de reutilización y reaprovechamiento de agua residual doméstica, así como de otras tecnologías enmarcadas en el ámbito del ahorro de agua como el saneamiento seco. Se dan referencias de casos de estudio en edificios de todo el mundo. El segundo eje consiste en la elección de los sistemas adecuados para aplicar este nuevo enfoque de la gestión del agua en un edificio que pueda ser representativo de la tipología arquitectónica de los edificios de Barcelona. Se ha elegido un diseño del arquitecto Andreu Roca i Berlanga, que se ha considerado un edificio adecuado al contexto de este proyecto por su genuino espíritu de innovación. Se trata de un edificio de nueva construcción de 24 viviendas, pensado para su alquiler a gente joven. Tras estudiar exhaustivamente la normativa y legislación que aplica al proyecto, se ha escogido la solución de instalar un sistema de reciclaje de aguas grises y de reaprovechamiento de las aguas pluviales. Con ello se consigue un ahorro anual de 809,74 m3/año de agua potable, lo que supone un ahorro del 36,02% referido al consumo anterior del edificio. Esto significa que, si el consumo medio de un habitante en Barcelona es de 112 litros de agua potable al día, con la instalación de estos sistemas en todos los edificios se alcanzaría una cifra cercana a los 72 litros de agua potable por habitante y día. Este promedio sería ideal para garantizar la sostenibilidad de la gestión de los recursos hídricos en la ciudad de Barcelona. Los gastos directos de la instalación de estos sistemas son de 28.226,80 €, lo que representa un 15,2% del precio del proyecto, que suma un total de 185.811,66 €. El ahorro total en la factura del agua para los habitantes del edificio el primer año sería de 1096,32 €, y el periodo de retorno de la inversión se ha estimado en 28 años. Finalmente, se hace una evaluación del impacto ambiental del proyecto y se dan unas perspectivas de futuro acerca de la utilización de estos sistemas para la mejora de la gestión del agua en las ciudades.

40. Designing Routing and Message-Dependent Deadlock Free Networks on Chips

Author

De Micheli, Giovanni, Mir, Salvador, Reis, Ricardo, Murali, Srinivasan, Meloni, Paolo, Angiolini, Federico, Atienza, David, Carta, Salvatore, Benini, Luca, and Raffo, Luigi

Subjects
Power consumption, Deadlocks, Hardware_INTEGRATEDCIRCUITS, Area, Hardware_PERFORMANCEANDRELIABILITY, Network-on-Chip, System-on-Chip, Design method
Abstract

Networks on Chip (NoC) has emerged as the paradigm for designing scalable communication architecture for Systems on Chips (SoCs). Avoiding the conditions that can lead to deadlocks in the network is critical for using NoCs in real designs. Methods that can lead to deadlock-free operation with minimum power and area overhead are important for designing application-specific NoCs. The deadlocks that can occur in NoCs can be broadly categorized into two classes: routing-dependent deadlocks and message-dependent deadlocks. In this work, we present methods to design NoCs that avoid both types of deadlocks. The methods are integrated with the topology synthesis phase of the NoC design flow. We show that by considering the deadlock avoidance issue during topology synthesis, we can obtain a significantly better NoC design than traditional methods, where the deadlock avoidance issue is dealt with separately. Our experiments on several SoC benchmarks show that our proposed scheme provides large reduction in NoC power consumption (an average of 38.5%) and NoC area (an average of 30.7%) when compared to traditional approaches.

41. Evaluation d'un BIST d'un capteur de vision CMOS à base d'une copule non Gaussienne

Author

LAB-STICC_UBO_CACS_CS ; Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB), Lab-STICC_UBO_CACS_MOCS ; Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA) ; CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG) - CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB), Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA) ; CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG), Lab-STICC_UBO_CACS_MOCS ; Université de Bretagne Occidentale - UFR Sciences et Techniques - Département Informatique (UBO UFR ST) ; Université de Bretagne Occidentale (UBO) - Université de Bretagne Occidentale (UBO) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - ENSTA Bretagne - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - Ecole Nationale d'Ingénieurs de Brest - CNRS - ENSTA Bretagne - Ecole Nationale d'Ingénieurs de Brest, Beznia, Kamel, Bounceur, Ahcène, Mir, Salvador, Euler, Reinhardt, LAB-STICC_UBO_CACS_CS ; Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB), Lab-STICC_UBO_CACS_MOCS ; Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA) ; CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG) - CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB), Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA) ; CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG), Lab-STICC_UBO_CACS_MOCS ; Université de Bretagne Occidentale - UFR Sciences et Techniques - Département Informatique (UBO UFR ST) ; Université de Bretagne Occidentale (UBO) - Université de Bretagne Occidentale (UBO) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - ENSTA Bretagne - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - Ecole Nationale d'Ingénieurs de Brest - CNRS - ENSTA Bretagne - Ecole Nationale d'Ingénieurs de Brest, Beznia, Kamel, Bounceur, Ahcène, Mir, Salvador, and Euler, Reinhardt

Abstract

National audience, L'évaluation des techniques de test analogique/RF nécessite une précision du modèle statistique multivarié des paramètres de sorties du dispositif sous test, à savoir les performances et les mesures de test. Un modèle basé sur les copules sépare les dépendances entre ces paramètres de sortie et leurs distributions marginales, fournissant un ensemble complet permettant de modéliser les dépendances en utilisant des lois statistiques multivariées usuelles. Dans cet article, nous utiliserons la théorie des copules pour estimer un tel modèle et nous montrerons comment utiliser les copules Archimédiennes afin de modéliser des dépendances non Gaussiennes. En particulier, la copule de Clayton sera utilisée pour modéliser les dépendances entre les paramètres de sorties d'un capteur de vision CMOS dans le but d'évaluer son BIST.

42. New techniques for selecting test frequencies for linear analog circuits

Author

Laboratoire de Modélisation et Optimisation des Systèmes [Béjaïa] (LAMOS) ; University of Bejaia, Université Amar Telidji - Laghouat (ALGERIA) ; Université Amar Telidji - Laghouat (ALGERIA), Lab-STICC_UBO_CACS_MOCS ; Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB), Lab-STICC_UBO_CACS_MOCS ; Université de Bretagne Occidentale - UFR Sciences et Techniques - Département Informatique (UBO UFR ST) ; Université de Bretagne Occidentale (UBO) - Université de Bretagne Occidentale (UBO) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - ENSTA Bretagne - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - Ecole Nationale d'Ingénieurs de Brest - CNRS - ENSTA Bretagne - Ecole Nationale d'Ingénieurs de Brest, ROSP ; LABORATOIRE G-SCOP (LGS) ; CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG) - CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG) - Laboratoire des sciences pour la conception, l'optimisation et la production (G-SCOP) ; CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG) - CNRS, RMS ; Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA) ; CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG) - CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG), Bentobache, Mohand, Bounceur, Ahcène, Euler, Reinhardt, Kieffer, Yann, Mir, Salvador, Laboratoire de Modélisation et Optimisation des Systèmes [Béjaïa] (LAMOS) ; University of Bejaia, Université Amar Telidji - Laghouat (ALGERIA) ; Université Amar Telidji - Laghouat (ALGERIA), Lab-STICC_UBO_CACS_MOCS ; Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB), Lab-STICC_UBO_CACS_MOCS ; Université de Bretagne Occidentale - UFR Sciences et Techniques - Département Informatique (UBO UFR ST) ; Université de Bretagne Occidentale (UBO) - Université de Bretagne Occidentale (UBO) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - ENSTA Bretagne - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - Ecole Nationale d'Ingénieurs de Brest - CNRS - ENSTA Bretagne - Ecole Nationale d'Ingénieurs de Brest, ROSP ; LABORATOIRE G-SCOP (LGS) ; CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG) - CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG) - Laboratoire des sciences pour la conception, l'optimisation et la production (G-SCOP) ; CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG) - CNRS, RMS ; Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA) ; CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG) - CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG), Bentobache, Mohand, Bounceur, Ahcène, Euler, Reinhardt, Kieffer, Yann, and Mir, Salvador

Abstract

International audience, In this paper we show that the problem of minimizing the number of test frequencies necessary to detect all possible faults in a multi-frequency test approach for linear analog circuits can be modeled as a set covering problem. We will show in particular, that under some conditions on the considered faults, the coefficient matrix of the problem has the strong consecutive-ones property and hence the corresponding set covering problem can be solved in polynomial time. For an efficient solution of the problem, an interval graph formulation is also used and a polynomial algorithm using the interval graph structure is suggested. The optimization of test frequencies for a case-study biquadratic filter is presented for illustration purposes. Numerical simulations with a set of randomly generated problem instances demonstrate two different implementation approaches to solve the optimization problem very fast, with a good time complexity.

43. Evaluation d'un BIST d'un capteur de vision CMOS à base d'une copule non Gaussienne

Author

LAB-STICC_UBO_CACS_CS ; Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB), Lab-STICC_UBO_CACS_MOCS ; Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA) ; CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG) - CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB), Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA) ; CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG), Lab-STICC_UBO_CACS_MOCS ; Université de Bretagne Occidentale - UFR Sciences et Techniques - Département Informatique (UBO UFR ST) ; Université de Bretagne Occidentale (UBO) - Université de Bretagne Occidentale (UBO) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - ENSTA Bretagne - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - Ecole Nationale d'Ingénieurs de Brest - CNRS - ENSTA Bretagne - Ecole Nationale d'Ingénieurs de Brest, Beznia, Kamel, Bounceur, Ahcène, Mir, Salvador, Euler, Reinhardt, LAB-STICC_UBO_CACS_CS ; Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB), Lab-STICC_UBO_CACS_MOCS ; Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA) ; CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG) - CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB), Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA) ; CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG), Lab-STICC_UBO_CACS_MOCS ; Université de Bretagne Occidentale - UFR Sciences et Techniques - Département Informatique (UBO UFR ST) ; Université de Bretagne Occidentale (UBO) - Université de Bretagne Occidentale (UBO) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - ENSTA Bretagne - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - Ecole Nationale d'Ingénieurs de Brest - CNRS - ENSTA Bretagne - Ecole Nationale d'Ingénieurs de Brest, Beznia, Kamel, Bounceur, Ahcène, Mir, Salvador, and Euler, Reinhardt

Abstract

National audience, L'évaluation des techniques de test analogique/RF nécessite une précision du modèle statistique multivarié des paramètres de sorties du dispositif sous test, à savoir les performances et les mesures de test. Un modèle basé sur les copules sépare les dépendances entre ces paramètres de sortie et leurs distributions marginales, fournissant un ensemble complet permettant de modéliser les dépendances en utilisant des lois statistiques multivariées usuelles. Dans cet article, nous utiliserons la théorie des copules pour estimer un tel modèle et nous montrerons comment utiliser les copules Archimédiennes afin de modéliser des dépendances non Gaussiennes. En particulier, la copule de Clayton sera utilisée pour modéliser les dépendances entre les paramètres de sorties d'un capteur de vision CMOS dans le but d'évaluer son BIST.

44. Parametric test metrics estimation using statistical modelling

Author

LAB-STICC_UBO_CACS_CS ; Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB), Lab-STICC_UBO_CACS_MOCS ; Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB), Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA) ; CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG), Lab-STICC_UBO_CACS_MOCS ; Université de Bretagne Occidentale - UFR Sciences et Techniques - Département Informatique (UBO UFR ST) ; Université de Bretagne Occidentale (UBO) - Université de Bretagne Occidentale (UBO) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - ENSTA Bretagne - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - Ecole Nationale d'Ingénieurs de Brest - CNRS - ENSTA Bretagne - Ecole Nationale d'Ingénieurs de Brest, Beznia, Kamel, Bounceur, Ahcène, Mir, Salvador, Euler, Reinhardt, LAB-STICC_UBO_CACS_CS ; Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB), Lab-STICC_UBO_CACS_MOCS ; Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB), Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA) ; CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG), Lab-STICC_UBO_CACS_MOCS ; Université de Bretagne Occidentale - UFR Sciences et Techniques - Département Informatique (UBO UFR ST) ; Université de Bretagne Occidentale (UBO) - Université de Bretagne Occidentale (UBO) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - ENSTA Bretagne - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - Ecole Nationale d'Ingénieurs de Brest - CNRS - ENSTA Bretagne - Ecole Nationale d'Ingénieurs de Brest, Beznia, Kamel, Bounceur, Ahcène, Mir, Salvador, and Euler, Reinhardt

Abstract

International audience, Analog Built-In Test (BIT) techniques should be evaluated at the design stage, before the real production, by estimating the analog test metrics, namely Test Escapes (TE) and Yield Loss (YL). Due to the lack of comprehensive fault models, these test metrics are estimated under process variations. In this paper, we estimate the joint cumulative distribution function (CDF) of the output parameters of a Circuit Under Test (CUT) from an initial small sample of devices obtained from Monte Carlo circuit simulation. We next compute the test metrics in ppm (parts-per-million) directly from this model, without sampling the density as in previous works. The test metrics are obtained very fast since the computation does not depend on the size of the output parameter space and there is no need for density sampling. An RF LNA modeled with a Gaussian copula is used to compare the results with past approaches.

45. A Tool for Statistical Modelling by Means of Copulas of Analog and Mixed-Signal Circuits

Author

Lab-STICC_UBO_CACS_MOCS ; Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB), Lab-STICC_UBO_CACS_MOCS ; Université de Bretagne Occidentale - UFR Sciences et Techniques - Département Informatique (UBO UFR ST) ; Université de Bretagne Occidentale (UBO) - Université de Bretagne Occidentale (UBO) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - ENSTA Bretagne - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - Ecole Nationale d'Ingénieurs de Brest - CNRS - ENSTA Bretagne - Ecole Nationale d'Ingénieurs de Brest, Laboratoire des Réseaux et Systèmes Distribués (ReSyD) ; Université de Béjaia, LAB-STICC_UBO_CACS_CS ; Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB), Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA) ; CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG), Bounceur, Ahcène, Euler, Reinhardt, Saoud, Bilal, Beznia, Kamel, Mir, Salvador, Lab-STICC_UBO_CACS_MOCS ; Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB), Lab-STICC_UBO_CACS_MOCS ; Université de Bretagne Occidentale - UFR Sciences et Techniques - Département Informatique (UBO UFR ST) ; Université de Bretagne Occidentale (UBO) - Université de Bretagne Occidentale (UBO) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - ENSTA Bretagne - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - Ecole Nationale d'Ingénieurs de Brest - CNRS - ENSTA Bretagne - Ecole Nationale d'Ingénieurs de Brest, Laboratoire des Réseaux et Systèmes Distribués (ReSyD) ; Université de Béjaia, LAB-STICC_UBO_CACS_CS ; Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB), Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA) ; CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG), Bounceur, Ahcène, Euler, Reinhardt, Saoud, Bilal, Beznia, Kamel, and Mir, Salvador

Abstract

International audience

46. Multivariate Statistical Techniques for Analog Parametric Test Metrics Estimation

Author

Department of Computer Science [Dallas] (University of Texas at Dallas) ; University of Texas at Dallas, Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA) ; CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG), Lab-STICC_UBO_CACS_MOCS ; Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB), Huang, Ke, Stratigopoulos, H., Louay, Abdallah, Mir, Salvador, Bounceur, Ahcène, Department of Computer Science [Dallas] (University of Texas at Dallas) ; University of Texas at Dallas, Techniques of Informatics and Microelectronics for integrated systems Architecture (TIMA) ; CNRS - Université Joseph Fourier - Grenoble I - Institut National Polytechnique de Grenoble (INPG), Lab-STICC_UBO_CACS_MOCS ; Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (Lab-STICC) ; CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB) - CNRS - Université de Bretagne Occidentale (UBO) - Université de Bretagne Sud (UBS) - Télécom Bretagne - Institut Supérieur des Sciences et Technologies de Brest (ISSTB) - Institut Mines-Télécom - PRES Université Européenne de Bretagne (UEB), Huang, Ke, Stratigopoulos, H., Louay, Abdallah, Mir, Salvador, and Bounceur, Ahcène

Abstract

International audience, The high cost for testing the analog blocks of a modern chip has sparked research efforts to replace the standard tests with less costly alternative tests. However, test engineers are rather reluctant to adopt alternative tests unless they are evaluated thoroughly before moving to production and they are proven to maintain test quality. This paper gives a comprehensive overview of statistical techniques based on density estimation for evaluating analog parametric test metrics during the test development phase. A large-scale simulation study is carried out for the first time with the aim to demonstrate these techniques in action.

48. Modélisation du bruit de phase et de la gigue d'une PLL, pour les liens séries haut débit

Author

BIDAJ, Klodjan, Begueret, Jean-Baptiste, Dallet, Dominique, Mazzanti, Andrea, Azais, Florence, Deroo, Jérôme, Thies, William, and Mir, Salvador

Subjects
Taux d’erreur, Gigue aléatoire, Génération de bruit blanc, Gigue déterministe, SerDes, Analyse temps-fréquence, Décomposition de la gigue, Boucle d’asservissement de phase, Bruit de phase, Gigue, Génération de bruit coloré

49. Amélioration de la Dynamique Absolue d'un Numériseur Radio-Fréquence

Author

LAPORTE-FAURET, Baptiste, Ferre, Guillaume, Dallet, Dominique, Renaud, Sylvie, Mir, Salvador, Berder, Olivier, Fuché, Loïc, Minger, Bryce, and Louërat, Marie-Minerve

Subjects
Dynamique, Convertisseur Analogique Numérique, Modélisation, Électronique numérique, Récepteurs radios, Sensibilité, Récepteur à large bande instantanée, Traitement du signal

50. Linéarisation des convertisseurs analogique-numérique pour l’amélioration des performances de dynamiques instantanées des numériseurs radioélectriques

Author

MINGER, Bryce, Dallet, Dominique, Jego, Christophe, Hodé, Jean-Michel, Mir, Salvador, Fuché, Loïc, Ferré, Guillaume, Desgreys, Patricia, and Baudouin, Geneviève

Subjects
Volterra, SFDR, IMD, Modélisation, Électronique numérique, LUT, Linéarisation aveugle, INL, Récepteur à large bande instantanée, Convertisseur analogique-numérique, Traitement du signal, Compensation, FPGA

Catalog

Books, media, physical & digital resources
See catalog results