Search

When a program is loaded into memory for execution the relative position of its basic blocks is crucial, since loading basic blocks that are unlikely to be executed first places them high in the instruction-memory hierarchy only to be dislodged as the execution goes on. In this paper, we study the use of Bayesian networks as models of the input history of a program. The main point is the creation of a probabilistic model that persists as the program is run on different inputs and at each new input refines its own parameters in order to reflect the program's input history more accurately. As the model is thus tuned, it causes basic blocks to be reordered so that, upon arrival of the next input for execution, loading the basic blocks into memory automatically takes into account the input history of the program. We report on extensive experiments, whose results demonstrate the efficacy of the overall approach in progressively lowering the execution times of a program on identical inputs placed randomly in a sequence of varied inputs. We provide results on selected SPEC CINT2000 programs and also evaluate our approach as compared with the gcc level-3 optimization and with Pettis--Hansen reordering.

This paper presents a methodology for designing balanced VLIW architectures. Since we are interested in the architectural aspects of those processors we have developed a framework to evaluate the relationship among the main components of a VLIW machine. Our framework includes the simulator of an actual processor, software tools both to detect the instruction level parallelism of application programs and to generate the parallel object code for each specific machine configuration derived from our basic model of VLIW architecture, and an interpreter which reproduces the behavior of each member of the VLIW family. By interpreting the optimized code derived from a suite of benchmark programs, we have determined the best VLIW configuration for each test program. From these experiments we have discovered which relationship among the machine components should be observed during the specification of a VLIW machine in order to obtain a balanced processor.

A arquitetura WaveScalar é a primeira arquitetura dataflow a apresentar uma interface de memória que mantém a semântica de acessos requerida pelas linguagens imperativas. Um protótipo da arquitetura, em desenvolvimento, permitiria passar de experimentação por simulação para um cenário mais real, com o processador desenvolvido em FPGA. No entanto, este protótipo não é acessível (financeiramente) para qualquer instituição que também queira produzí-lo. Neste trabalho é apresentada a FlowPGA, uma versão reduzida desta arquitetura para ser utilizada com FPGAs com pequeno número de células lógicas. Uma FPGA com 1,5 milhões de gates foi utilizada para implementação. A corretude da implementação foi avaliada com a execução de um programa de multiplicação entre dois números positivos usando sucessivas somas. Os resultados mostram que a arquitetura FlowPGA tem desempenho equivalente ao WaveScalar. Ainda, para avaliar a versatilidade do projeto, a FlowPGA foi modificada para utilizar um sistema de numeração RNS, com esforço de implementação de aproximadamente 20 horas.

COORDENAÇÃO DE APERFEIÇOAMENTO DO PESSOAL DE ENSINO SUPERIOR FUNDAÇÃO DE APOIO À PESQUISA DO ESTADO DO RIO DE JANEIRO DEMOLAN (Descrição de Máquinas Orientadas para Linguagem de Alto Nível) é uma ferramenta para avaliação de arquiteturas de computadores a nível de concepção. O projetista não só verifica se o projeto está correto, mas também tem a facilidade de experimentar uma série de alternativas de projeto. DEMOLAN além de ser uma linguagem para a especificação e descrição de arquiteturas de computadores orientados para linguagens de alto nível, é também um compilador que permite gerar um simulador da arquitetura descrita na linguagem DEMOLAN. A comprovação do funcionamento do sistema DEMOLAN foi feito a partir da descrição de três estilos diversos de arquiteturas: SECD (uma máquina orientadora para o LISP), PLM (uma máquina orientadora para o PROLOG) e SPLM (uma máquina orientadora para a linguagem Student-PL). DEMOLAN (Description of Hight-Level Language Oriented Machines) is a tool for computer architecture evaluation at a conception level. The user not only verifies the design, but also is able to try anternative project. DEMOLAN is a language for high-level language computer especification and description, and also a compiler that enables the creation of an architecture sumilator. To demontrate the DEMOLAN system, three diferent styles of architecture were described: SECD (a LISP oriented machine), PLM (a prolong oriented machine) and SPLM (a Student-PL language oriented machine).