Search

The electronics industry has developed incredibly in last few years and the need for low voltage and low power consuming devices is reflected with its growth. A small extension in battery life can be reflected in an order of magnitude in terms of retail prices. From multimedia gadgets (like laptops, mobiles, notebook etc.) to the biomedical device, all applications have seen a rapid advancement. All these devices need a low voltage and low power transceiver to connect with the wireless networks. This PhD thesis is focused on the development of new designing techniques for low voltage, low power integrated circuits, having close attention on circuits suitable for analog devices. The vast majority of high performance analog circuit cells realized in metal–oxide–semiconductor field-effect transistor (MOSFET) technologies traditionally exploits transistors operating in saturation. Meanwhile there exists a region of weak inversion, which was left unexploited until recently, where the behavior of a MOS transistor is similar to a bipolar transistor in qualitative terms. This region could be exploited for the devices which require operating with low voltage supply. Instead of operating in saturation region, the MOS devices employed in this design, operate in weak inversion. The MOS devices in the proposed circuits are bulk-controlled. In the conventional mode of biasing the bulk terminal is left unused and is connected with lowest supply voltage or ground while the gate is usually chosen for the input signal introduction to bias the circuit. The bulk can be used as an input for signal, can lower the threshold of a transistor if biased properly, ultimately lowering the supply voltage requirement of the transistor. In this work a modified Nauta’s Transconductor, which operates on very low voltages and have a tunable transconductance is employed to design filters. The filter constructed can be tuned in the range of few MHz. The proposed filter is operated using a 0.5V supply and its cutoff frequency can be easily adjusted. All circuits are designed and analyzed using a triple well 0.13μm CMOS process. This OTA is further modified to achieve better performance, in order to implement it in a complex filter. In low IF devices the down-conversion of image signal along with the wanted signal at the same frequency is a major problem. Complex filter can easily remove this image signal by applying a frequency shifting operation. A sixth order complex filter by implementing Leapfrog technique is designed using the differential OTA. The filter is designed to meet the Bluetooth and Zigbee standard requirements. The filter operates on a 0.5V supply voltage, and has very good results for Image rejection, sensitivity, noise and the filter is orthogonally tunable. The performance of the filter has been evaluated through simulation results by employing a triple well 0.13μm CMOS process. This filter design can be implemented in the Bluetooth devices used for the biomedical applications. Η βιομηχανία της ηλεκτρονικής έχει αναπτυχθεί απίστευτα τα τελευταία χρόνια και η ανάπτυξη αυτή συνδυάζεται με την ανάγκη για συσκευές που λειτουργούν σε χαμηλή τάση και με χαμηλή κατανάλωση ενέργειας. Σε ότι αφορά την εμπορική τιμή, μια μικρή αύξηση της διάρκειας ζωής της μπαταρίας μπορεί να αντανακλάται σε μια αύξηση κατά μία τάξη μεγέθους της τιμής. Όλες οι εφαρμογές, από τις συσκευές πολυμέσων (όπως κινητά τηλέφωνα, φορητούς υπολογιστές, notebook κ.λπ.) έως και τις βιοϊατρικές συσκευές έχουν δει μια ταχεία πρόοδο. Όλες αυτές οι συσκευές, για να συνδέονται με ασύρματα δίκτυα, χρειάζονται πομποδέκτη χαμηλής τάσης και χαμηλής κατανάλωσης ισχύος. Η παρούσα διδακτορική διατριβή επικεντρώνεται στην ανάπτυξη νέων τεχνικών σχεδιασμού για ολοκληρωμένα κυκλώματα με έμφαση στα αναλογικά κυκλώματα, χαμηλής τάσης και χαμηλής ισχύος. Η συντριπτική πλειοψηφία των δομικών βαθμίδων αναλογικών κυκλωμάτων υψηλών επιδόσεων πραγματοποιείται σε τεχνολογία μετάλλου οξειδίου ημιαγωγού τρανζίστορ φαινομένου πεδίου (MOSFET) και εκμεταλλεύεται τα τρανζίστορ που παραδοσιακά λειτουργούν σε κόρο. Ωστόσο, υπάρχει η περιοχή ασθενούς αναστροφής, η οποία αφέθηκε ανεκμετάλλευτη μέχρι πρόσφατα, όπου η συμπεριφορά των τρανζίστορ MOS είναι παρόμοια με αυτήν των διπολικών τρανζίστορ. Αυτή η περιοχή θα μπορούσε να αξιοποιηθεί για τις συσκευές που απαιτούν λειτουργία με χαμηλή τάση τροφοδοσίας. Αντί να λειτουργούν στην περιοχή κόρου, τα τρανζίστορ MOS που χρησιμοποιούνται σε αυτό το σχεδιασμό, λειτουργούν σε ασθενή αναστροφή. Τα τρανζίστορ MOS στα προτεινόμενα κυκλώματα είναι ελεγχόμενα από το υπόστρωμα (bulk-driven). Στο συμβατικό τρόπο οδήγησης το υπόστρωμα παραμένει αχρησιμοποίητο και συνδέεται με την χαμηλότερη τάση τροφοδοσίας ή τη γείωση, ενώ η πύλη συνήθως, επιλέγεται για την εισαγωγή σήματος εισόδου και οδηγεί το κύκλωμα. Το υπόστρωμα μπορεί να χρησιμοποιηθεί ως είσοδος για το σήμα, μπορεί να μειώσει την τάση κατωφλίου (threshold voltage) των τρανζίστορ, και τελικά, χαμηλώνει την τάση λειτουργίας του τρανζίστορ. Σε αυτήν την διδακτορική διατριβή χρησιμοποιείται ως διαγωγός (transconductor) ένα τροποποιημένο κύκλωμα Nauta, ο οποίος λειτουργεί σε πολύ χαμηλές τάσεις. Οι ελεγχόμενοι διαγωγοί χρησιμοποιούνται για το σχεδιασμό των προτεινόμενων συντονιζόμενων φίλτρων. Τα κατασκευασμένα φίλτρα μπορούν να συντονιστούν στην περιοχή των λίγων MHz. Τα προτεινόμενα φίλτρα λειτουργούν χρησιμοποιώντας τάση τροφοδοσίας 0.5V και η συχνότητα αποκοπής τους μπορεί εύκολα να προσαρμοστεί. Όλα τα κυκλώματα σχεδιάζονται και εξομοιώνονται χρησιμοποιώντας μία τεχνολογία CMOS triple well 0.13μm. Ο υπό μελέτη τελεστικός ενισχυτής διαγωγιμότητας (Operational Transconductor Amplifier - OTA) έχει τροποποιηθεί περαιτέρω, για να επιτευχθεί καλύτερη απόδοση και να εφαρμοστεί σε ένα μιγαδικό φίλτρο. Η μετατροπή σήματος από τις μεσαίες συχνότητες (IF) στις χαμηλές συχνότητες παρουσιάζεται ένα σημαντικό πρόβλημα όπου μαζί με το επιθυμητό σήμα εμφανίζεται και το σήμα εικόνας στην ίδια συχνότητα. Τα μιγαδικά (complex) φίλτρα μπορούν να αφαιρέσουν εύκολα το σήμα εικόνας, εφαρμόζοντας μια διαδικασία μετατόπισης συχνότητας. Ένα μιγαδικό Leapfrog φίλτρο έχει σχεδιαστεί χρησιμοποιώντας διαφορικούς ενισχυτές διαγωγιμότητας. Το τελικό μιγαδικό φίλτρο δωδέκατης τάξης έχει σχεδιαστεί για να καλύψει τις απαιτήσεις του προτύπου Bluetooth και Zigbee. Το φίλτρο λειτουργεί με τάση τροφοδοσίας 0.5V και έχει πολύ καλά αποτελέσματα στην απόρριψη εικόνας, την ευαισθησία και το θόρυβο. Επίσης, η κεντρική συχνότητα και το εύρος συχνοτήτων είναι ανεξάρτητα ρυθμιζόμενα. Η απόδοση του φίλτρου έχει επαληθευτεί μέσω προσομοίωσης χρησιμοποιώντας μοντέλα τρανζίστορ μιας τεχνολογίας CMOS triple well 0.13μm. Φίλτρα που σχεδιάζονται με την προτεινόμενη μέθοδο μπορούν να εφαρμοστούν σε συσκευές Bluetooth που χρησιμοποιούνται και σε βιοϊατρικές εφαρμογές.

Η παρούσα ειδική ερευνητική εργασία εκπονήθηκε στα πλαίσια του Διατμηματικού Προγράμματος Μεταπτυχιακών Σπουδών στην “Ηλεκτρονική και Επεξεργασία της Πληροφορίας”, στο Τμήμα Φυσικής του Πανεπιστημίου Πατρών. Αντικείμενο της παρούσας εργασίας είναι η “Υλοποίηση σε FPGA του περιγραφέα HOG για ανίχνευση ανθρώπων σε εικόνες και βίντεο”. Το πρώτο κεφάλαιο αποτελεί μια εισαγωγή στις βασικότερες έννοιες που χρησιμοποιούνται στην παρούσα εργασία. Περιγράφεται επίσης η αναπτυξιακή πλακέτα που χρησιμοποιήθηκε καθώς και τα επί μέρους στοιχεία που τη συνθέτουν. Τέλος γίνεται μια συνοπτική αναφορά σε εργασίες με παρόμοιο αντικείμενο, οι οποίες με επηρέασαν στο σχεδιασμό και την υλοποίηση του συστήματός μου. Στο δεύτερο κεφάλαιο αναλύεται ο περιγραφέας Ιστογραμμάτων Προσανατολισμού της Βάθμωσης ή όπως είναι ευρύτερα γνωστός Histograms of Oriented Gradient Descriptor. Παρουσιάζονται τα βήματα όπως περιγράφονται στην εργασία των Dalal&Triggs[4] και οι βέλτιστες τιμές των παραμέτρων του περιγραφέα. Στο τρίτο κεφάλαιο ακολουθώντας τα βήματα του δευτέρου κεφαλαίου, παρουσιάζεται η διαδικασία υλοποίησης του περιγραφέα στο Matlab. Εκτός της υλοποίησης έγινε και μια προεργασία για τη μεταφορά του σε γλώσσα περιγραφής υλικού. Η προεργασία αυτή περιλαμβάνει απλοποιήσεις και τροποποιήσεις με σκοπό να μειωθεί το υπολογιστικό κόστος. Τέλος παρουσιάζονται τα αποτελέσματα δοκιμών της απόδοσης του περιγραφέα για τις διάφορες απλοποιήσεις. Στο τέταρτο κεφάλαιο γίνεται μια μικρή αναφορά στους ταξινομητές. Περιγράφονται οι ταξινομητές που δοκιμάστηκαν στην παρούσα εργασία ως προς συγκεκριμένα χαρακτηριστικά τους καθώς και την υπολογιστική τους πολυπλοκότητα για την συγκεκριμένη εφαρμογή. Το πέμπτο και τελευταίο κεφάλαιο περιλαμβάνει την περιγραφή της υλοποίησης σε VHDL. Αναλύονται τα επί μέρους κυκλώματα και όπου κρίθηκε αναγκαίο χρησιμοποιήθηκαν σχήματα ή πίνακες. Σε κάποιες περιπτώσεις δίνονται και οι κυματομορφές των κυκλωμάτων. This thesis took place within the frame work of the Interdeparmental Master’s Program in “Electronics and Information Processing”, at the Department of Physics of University of Patras. The objective of this work is the implementation in FPGA of the HOG descriptor for the detection of people, images and videos. The first chapter is an introduction about the basic concepts, which are used across the manuscript. (Additional descriptions concern the development board which was used as well as the individual parts that compose it.) In the end, there is a brief reference to past projects focusing on similar objectives, which influenced the design and the implementation of my system. The second chapter concerns the presentation and discussion of the Histograms of Oriented Gradient descriptor. The steps of the procedure and the best parameter values of the descriptor are presented in a similar way as they are described in the paper of Dalal and Triggs. In the third chapter, following the steps of the previous one, the focus shifts to the descriptor’s implementation procedure in Matlab. Besides the implementation, there is a preparation for the transference of the descriptor in a Hardware Description Language. This preparation includes simplifications and modifications aiming at the reduction of the computational cost. Finally, we see the tests’ results of the descriptor’s performance concerning the various simplifications. The fourth chapter is a partial reference to the classifiers. The description is about the classifiers that were used in the present work with respect to their features and their computational complexity of this particular application. The fifth and final chapter refers to the description of the implementation in VHDL. There is an analysis of the partial circuits and, when necessary, shapes and tables were used. In some cases, the waveforms of the circuits are being presented.

Η υλοποίηση αποδοτικών αριθμητικών κυκλωμάτων αποτελεί ένα ανοικτό πεδίο έρευνας καθώς η συνεχής εξέλιξη της τεχνολογίας απαιτεί την επανεκτίμηση των μεθόδων σχεδίασής τους, ενώ παράλληλα δημιουργεί νέους τομείς εφαρμογής τους. Ο τεράστιος όγκος πληροφορίας και η ανάγκη γρήγορης επεξεργασίας της έχει οδηγήσει στην ανάγκη αύξησης της συχνότητας λειτουργίας των αντίστοιχων κυκλωμάτων. Μεγάλης σημασίας παραμένει επίσης η ανάγκη για τη μείωση της κατανάλωσης ισχύος των συστημάτων αυτών, αλλά και του κόστους τους, που συνδέονται άμεσα με την επιφάνεια ολοκλήρωσής τους. Η ικανοποίηση των παραμέτρων αυτών επιτάσσει σε διάφορες περιπτώσεις την υιοθέτηση αριθμητικών συστημάτων, πέραν του συμβατικού δυαδικού συστήματος. Χαρακτηριστικά παραδείγματα αποτελούν το Αριθμητικό Σύστημα Υπολοίπων (Residue Number System – RNS) όπως επίσης και τα αριθμητικά συστήματα πλεοναζουσών αναπαραστάσεων (redundant number systems). Η διδακτορική αυτή διατριβή ασχολείται με την υλοποίηση αποδοτικών κυκλωμάτων για το Αριθμητικό Σύστημα Υπολοίπων, με την έρευνα να επικεντρώνεται στην υιοθέτηση τόσο πλεοναζουσών όσο και μη-πλεοναζουσών αναπαραστάσεων στα διάφορα κανάλια επεξεργασίας του. Το πρώτο μέρος της διατριβής έχει ως στόχο τη σχεδίαση αποδοτικών κυκλωμάτων υπολοίπων με χρήση μη-πλεοναζουσών αναπαραστάσεων τόσο για τις κύριες-βασικές αριθμητικές πράξεις (πρόσθεση, πολλαπλασιασμός) όσο και για τις δευτερεύουσες-βοηθητικές (αφαίρεση, ύψωση σε δύναμη) πράξεις. Συγκεκριμένα, παρουσιάζονται κυκλώματα αφαίρεσης και πρόσθεσης/αφαίρεσης για κανάλια υπολοίπου της μορφής 2^n+-1, κυκλώματα πολλαπλασιασμού με σταθερά για το σύνολο διαιρετών {2^n-1, 2^n, 2^n+1} καθώς και κυκλώματα Booth πολλαπλασιασμού προγραμματιζόμενης λογικής για τα κανάλια υπολοίπου 2^n+-1. Επιπλέον, παρουσιάζονται κυκλώματα ύψωσης στον κύβο για το κανάλι υπολοίπου 2^n-1. Προτείνεται επίσης μια οικογένεια αριθμητικών κυκλωμάτων (αθροιστές, αφαιρέτες, πολλαπλασιαστές, κυκλώματα ύψωσης στο τετράγωνο) υπολοίπου 2^n+1 για την αναπαράσταση ελάττωσης κατά 1, που ενσωματώνουν τη μετατροπή του αποτελέσματος στην κανονική αναπαράσταση μέσα στην αρχιτεκτονική τους, ενώ παρουσιάζεται και μία ενιαία μεθοδολογία σχεδίασης κυκλωμάτων ανάστροφης μετατροπής για σύνολα διαιρετών με κανάλια της μορφής 2^n+1 που υιοθετούν την αναπαράσταση ελάττωσης κατά 1. Τέλος, διερευνούνται και οι διαιρέτες της μορφής 2^n-2 και προτείνονται για αυτούς αποδοτικές αρχιτεκτονικές κυκλωμάτων πρόσθεσης, πολλαπλασιασμού, ύψωσης στο τετράγωνο και ευθείας μετατροπής. Στο δεύτερο μέρος της διατριβής το ενδιαφέρον εστιάζεται σε μία διαφορετική κατηγορία αναπαραστάσεων, οι οποίες παρέχουν περισσότερους από ένα δυνατούς τρόπους κωδικοποίησης των εντέλων τους. Οι πλεονάζουσες αυτές αναπαραστάσεις παρουσιάζουν συγκεκριμένα χαρακτηριστικά, όπως η δυνατότητα εξισορρόπησης ταχύτητας και επιφάνειας υλοποίησης. Στη διατριβή εξετάζονται τρεις πλεονάζουσες αναπαραστάσεις για το Αριθμητικό Σύστημα Υπολοίπων με κανάλια διαιρετών της μορφής 2^n+-1 και παρουσιάζεται μία γενικευμένη μεθοδολογία διαχείρισης των ψηφίων τους, η οποία εφαρμόζεται στη σχεδίαση κυκλωμάτων μετατροπής. Στο τελευταίο μέρος περιγράφονται δύο εφαρμογές συστημάτων που βασίζονται στο Αριθμητικό Σύστημα Υπολοίπων. Αναλυτικότερα, σχεδιάζεται και υλοποιείται ένα σύστημα ανίχνευσης ακμών σε εικόνα με ένα στάδιο προ-επεξεργασίας για μείωση του θορύβου καθώς και τρία φίλτρα πεπερασμένης κρουστικής απόκρισης. The implementation of efficient arithmetic circuits has always been an open field for research, since the technology evolves rapidly, demanding the reevaluation of their design methods. At the same time this continuous evolution opens new research areas for these circuits. The need for fast processing of a vast amount of information demands an increase of the operational frequency of the corresponding circuits, while at the same time low power consumption, low cost and therefore low area remain of crucial importance. Meeting these needs in arithmetic circuits usually implies the employment of alternative, non-binary number systems. Such examples are the Residue Number System (RNS) and number systems with redundant representations. The subject of this PhD dissertation is the implementation of efficient arithmetic circuits for the RNS emphasizing both in redundant and not redundant representations. The first part of the dissertation deals with the design of efficient non-redundant arithmetic circuits for main arithmetic operations such as addition and multiplication that are met in every processing system, as well as for auxiliary operations like subtraction, squaring and cubing. Specifically, the circuits presented include subtractors and adders/subtractors for the moduli channels of the 2^n+-1 form, single-constant multipliers for the {2^n-1, 2^n, 2^n+1} moduli set, configurable modulo 2^n +-1 Booth-encoded multipliers as well as modulo 2^n-1 cubing units. Furthermore, a family of diminished-1 modulo 2^n+1 arithmetic circuits (adders, subtractors, multipliers and squarers) is also presented, that produces the respective result directly to weighted (normal) representation, embedding that way the conversion process between these two representations. The design of efficient Residue-to-Binary converters is also considered and a novel generic methodology is proposed for the systematic design of those circuits. The modulo 2^n-2 channel is also investigated and an arithmetic processing framework is proposed including adders, multipliers, squarers and Binary-to-Residue converters. In the second part, we focus on a different category of representations, where operands can be encoded in more than one ways. Such representations offer certain characteristics such as a tradeoff between area and speed. In particular, we consider three redundant representations for the RNS processing channels of the 2^n+-1 form, which are the most common choice. A generic methodology is presented for treating their digits in order to design efficient converters for them. The last part of the dissertation presents two applications that are implemented entirely in the RNS domain. Their architectures rely on the proposed arithmetic circuits. The first application is an image edge detector with a pre-processing noise filtering stage. The second application involves the design of three Finite Impulse Response (FIR) filters.

Το πληροφοριακό σύστημα ERP μιας επιχείρησης αποτελεί στρατηγική επιλογή. Δημιουργεί υποδομή και παρέχει εργαλεία που στηρίζουν την ανταγωνιστικότητα και την ανάπτυξη για πολλά χρόνια. Ένα σύστημα ΕRP (Enterprise Resource Planning) αποτελεί μία ακολουθία από άμεσα υλοποιήσιμα πακέτα εφαρμογών, που καλύπτουν όλες τις λειτουργίες μίας επιχείρησης και διαθέτουν την απαραίτητη ευλυγισία για τη δυναμική προσαρμογή τους στις απαιτήσεις και τις μεταβολές που συμβαίνουν σε αυτή. Επιπλέον παρέχει ολοκληρωμένες πληροφοριακές λύσεις για την καλύτερη και αποδοτικότερη διαχείριση και προγραμματισμό των πόρων και δίνει επίσης τη δυνατότητα στην επιχείρηση να λειτουργεί συντονισμένα σαν ενιαίο σύνολο, καθοδηγούμενη από τις πληροφορίες που δέχεται από το περιβάλλον. Σύνοψη Στην παρούσα εργασία γίνεται απόπειρα αποτύπωσης της πορείας της πληροφορίας από την απόκτησή της έως την επεξεργασία και τη χρησιμότητά της, μέσω της χρήσης των ολοκληρωμένων πληροφοριακών συστημάτων διαχείρισης πόρων (Enterprise Resourse Planning (ERP) Systems) με εφαρμογή (μελέτη περίπτωσης - case study) στο πληροφοριακό σύστημα της εταιρίας SAP, η οποία κατέχει τα τελευταία χρόνια την πρωτιά στην αγορά των συστημάτων αυτών. Ειδικότερα: Στο 1ο κεφάλαιο δίνεται μικρή εισαγωγή σχετικά με τη χρησιμότητα των πληροφοριακών συστημάτων διαχείρισης πόρων. Πραγματοποιείται επίσης σύντομη αναφορά του περιεχομένου της εργασίας. Στο 2ο κεφάλαιο παρουσιάζεται η ροή της πληροφορίας από την εννοιολογική της προσέγγιση και την απόκτησή της έως την αποθήκευση, την επεξεργασία και τη διαχείρισή της με τη χρήση προηγμένων πληροφοριακών συστημάτων. Στο 3ο κεφάλαιο γίνεται εισαγωγή στα Πληροφοριακά Συστήματα Επιχειρησιακής Οργάνωσης (Enterprise Resource Planning - ERP) κάνοντας μια διαδρομή στην ιστορική τους εξέλιξη & αναφέροντας βασικές έννοιες, οφέλη & μειονεκτήματα από τη χρήση τους, ενώ πραγματοποιείται - επίσης - σύντομη παρουσίαση για την αγορά των ανωτέρω πληροφοριακών συστημάτων και την παρουσία τους στην Ελλάδα. Στο 4ο κεφάλαιο δίνεται η γενική δομή των Συστημάτων Επιχειρησιακής Οργάνωσης (ERP), οι ομάδες εφαρμογών στις οποίες εντάσσονται τα υποσυστήματά τους και οι περιφερειακές εφαρμογές που δύναται να χρησιμοποιηθούν συμπληρωματικά. Στο 5ο κεφάλαιο εξειδικεύεται η μελέτη των επιχειρησιακών λογισμικών ERP με το παράδειγμα της εταιρίας SAP. Το κεφάλαιο αυτό αναφέρεται στην παρουσία της εταιρίας SAP τόσο στην Ελλάδα όσο και στο εξωτερικό, όπως επίσης στη δομή και τη λειτουργία των εφαρμογών που υποστηρίζει το επιχειρησιακό λογισμικό SAP ERP. Επιπρόσθετα, γίνεται αναφορά στα συμπληρωματικά συστήματα που δύναται να υποστηρίζουν το ανωτέρω λογισμικό και περιγράφεται ο τρόπος υλοποίησης έργων SAP ERP. Το 6ο κεφάλαιο είναι μια μελέτη περίπτωσης εφαρμογής συστήματος SAP ERP. Ειδικότερα, αποτυπώνεται ο τρόπος χρήσης του ανωτέρω επιχειρησιακού λογισμικού στη διαχείριση ενός ερευνητικού έργου στο SAP ERP της Επιτροπής Ερευνών του Πανεπιστημίου Πατρών.

Στην παρούσα διπλωματική εργασία εκπονείται μελέτη που αφορά την σχεδίαση αναλογικών ηλεκτρονικών κυκλωμάτων για βιοϊατρικές εφαρμογές. Δίνεται μεγαλύτερη βαρύτητα στην υλοποίηση διαγωγών χαμηλής τροφοδοσίας και ενισχυτών ρεύματος οδηγούμενων από το υπόστρωμα. Όπως σε όλα τα διαφορικά κυκλώματα, έτσι και στους διαφορικούς διαγωγούς κύριο μέλημα των σχεδιαστών είναι η γραμμικότητα τους και οι παράμετροι που την επηρεάζουν. Προτείνεται ένας διαγωγός χαμηλής τροφοδοσίας που βασίζεται στην βαθμίδα ακόλουθου τάσης με αναστροφή και προσομοιώνεται για να μελετηθεί το εύρος της γραμμικότητας του, η απόκριση συχνότητας και η συμπεριφορά του σε χρονικά μεταβαλλόμενο ημιτονοειδές σήμα. Ο ενισχυτής ρεύματος οδηγούμενος από το υπόστρωμα που παρουσιάζεται σε αυτήν την εργασία εκμεταλλεύεται όλους τους βαθμούς ελευθερίας ενός MOS τρανζίστορ πολωμένου στην ασθενή αναστροφή και στον κόρο. Η τεχνική οδήγησης από το υπόστρωμα χρησιμοποιείται ευρέως στην σχεδίαση κυκλωμάτων χαμηλής τροφοδοσίας, αφού έχει μειωμένες απαιτήσεις τάσης, ενώ είναι και ανεξάρτητη από περιορισμούς σχετικούς με την τάση κατωφλίου. Επιπρόσθετα, τα τρανζίστορ με οδήγηση από το υπόστρωμα διατηρούνται στην περιοχή κόρου για αρνητικές, μηδενικές και σχετικά μικρές θετικές τιμές της τάσης πόλωσης VBS. Έτσι, μπορούν να επεξεργάζονται σήματα εισόδου κοινού τρόπου (common-mode input range) μεγάλης τιμής και με μεγάλο εύρος κυμάτωσης κάτι που δεν θα μπορούσε να επιτευχθεί με συμβατικές κυκλωματικές τεχνικές σε τόσο χαμηλή τάση τροφοδοσίας. Όμως, τα τρανζίστορ με οδήγηση από το υπόστρωμα έχουν μικρή τιμή διαγωγιμότητας και είναι ευαίσθητα στον θόρυβο. Άλλο μειονέκτημα της τεχνικής με οδήγηση από το υπόστρωμα είναι ότι η πόλωση των τρανζίστορ εξαρτάται από την τεχνολογία ολοκλήρωσης. Το κέρδος του ενισχυτή ρεύματος οδηγούμενου από το υπόστρωμα μεταβάλλεται με εκθετικό τρόπο. Αυτή η ιδιότητα είναι σημαντική και χρησιμοποιείται ευρέως σε συστήματα αυτομάτου ελέγχου κέρδους όπου το σήμα εισόδου μεταβάλλεται αρκετές τάξεις μεγέθους. Σε ένα παρόμοιο σύστημα χρησιμοποιούμε και τα προαναφερθέντα κυκλώματα και εξετάζουμε την συνολική συμπεριφορά του. Οι προδιαγραφές αυτών των κυκλωμάτων επιτρέπουν την εφαρμογή τους στην βιοϊατρική, αφού εμφυτεύσιμα συστήματα, βίο-αισθητήρες και βοηθητικά ακοής επεξεργάζονται σήματα σχετικά χαμηλών συχνοτήτων με χαμηλή τάση τροφοδοσίας. This diploma thesis forms a study on the design of analog circuits for biomedical applications. We focus on the realization of low voltage transconductors and Bulk-Driven current amplifiers. Like all the differential circuits, the designers’ main concern for a differential transconductor is its linearity and the parameters that affect it. We propose a low voltage transconductor based on Flipped Voltage Follower topology and we simulate it in order to study the range of the linearity, frequency response and its behavior in temporally varying sinusoidal signal. The Bulk-Driven current amplifier presented in this thesis takes advantage of all degrees of freedom of a MOS transistor biased in weak inversion and in saturation. The Bulk-Driven technique is widely used in the design of low voltage supply, because it has reduced demands on voltage and is independent of restrictions related to the threshold voltage. Moreover, Bulk-Driven transistors are maintained in saturation for negative, zero and even small positive values of the bias voltage VBS. Consequently, they can process large input common mode signals and signals with large swing voltage range, a property that could not be achieved with conventional circuit techniques at low power supply voltages. However, the transconductance of a Bulk –Driven transistor is smaller and is sensitive to noise. Another disadvantage of the Bulk-Driven technique is that the polarity of the transistor is process related. The gain of the Bulk-Driven current amplifier varies exponentially. This property is important and it is used widely in systems of automatic gain control where input signals can range several orders of magnitude. The specifications of these circuits allow their appliance in biomedicine, because implanted systems, biosensors and hearing aids process signals of relatively small frequencies with low voltage supply.

Στη σύγχρονη ζωή του ανθρώπου η ανταλλαγή και η διακίνηση της πληροφορίας αποτελεί πλέον αναπόσπαστο κομμάτι. Η τεράστια ανάπτυξη των δικτύων υπολογιστών και η επικοινωνία πληροφοριών κάθε μορφής έφερε ένα τεράστιο πρόβλημα στην επιφάνεια, την ανάγκη για προστασία αυτής της πληροφορίας. Το πρόβλημα αυτό καλείται να το αντιμετωπίσει η επιστήμη της Κρυπτογραφίας όπου μέσα από διάφορους μετασχηματισμούς προσπαθεί θα μετατρέψει τα δεδομένα σε μια ακατανόητη μορφή η οποία θα είναι δυνατόν να αντιστραφεί μόνο από τον νόμιμο παραλήπτη. Για το λόγο αυτό έχουν αναπτυχθεί πληθώρα αλγορίθμων κρυπτογράφησης όπου παρόλο που η δουλειά τους είναι η ίδια, χειρίζονται και μετασχηματίζουν τα δεδομένα με διαφορετικό τρόπο. Στην παρούσα εργασία γίνεται παρουσίαση του αλγορίθμου AES (Advanced Encryption Standard) που αποτελεί το τρέχον πρότυπο από το NIST (National Institute of Standards and Technology). Ο AES ο οποίος είναι και γνωστός ως Rijndael, είναι ένας συμμετρικός αλγόριθμος τμήματος και βασίζεται στα δίκτυα μετάθεσης – αντικατάστασης, ενώ είναι υλοποιήσιμος και γρήγορος τόσο σε λογισμικό όσο και σε υλικό. Αντίθετα με τον προκάτοχο του DES, δεν χρησιμοποιεί το δίκτυο Feistel. Εφαρμόζεται σε έναν πίνακα Bytes 4x4 (128 bits), που ορίζεται ως κατάσταση (state), με τους περισσότερους μετασχηματισμούς να πραγματοποιούνται σε ένα πεπερασμένο πεδίο. Ο αλγόριθμος AES, δίνει τη δυνατότητα κρυπτογράφησης με τρία κλειδιά διαφορετικού μήκους, 128 bits κλειδί με 10 κύκλους επανάληψης, 192 bits κλειδί με 12 κύκλους επανάληψης και 256 bits κλειδί με 14 κύκλους επανάληψης παρουσιάζοντας κάθε φορά μεγάλη ανθεκτικότητα σε κρυπταναλυτικές επιθέσεις.Στα πλαίσια της εργασίας έγινε λεπτομερής ανάλυση των μετασχηματισμών που χρησιμοποιεί ο AES στην κρυπτογράφηση και αποκρυπτογράφηση σύμφωνα με το πρότυπο Fips-197 αρχικά σε θεωρητικό επίπεδο και έπειτα πραγματοποιήθηκαν υλοποιήσεις σε λογισμικό και σε υλικό. Συγκεκριμένα, στο 1ο κεφάλαιο της εργασίας γίνεται μια εισαγωγή στην Κρυπτογραφία, παρουσιάζοντας τις βασικές της έννοιες και την ιστορική της εξέλιξη από τα πρώτα χρόνια εμφάνισης της ως σήμερα. Στο κεφάλαιο 2, αρχικά παρουσιάζονται τα υπάρχοντα κρυπτοσυστήματα, αναδεικνύοντας κάθε φορά τον τρόπο με τον οποίο λειτουργούν, τους αλγόριθμους που υπάγονται σε αυτά και τις εφαρμογές που έχουν. Στη συνέχεια γίνεται σύγκριση μεταξύ των αλγορίθμων ενός συστήματος αλλά και μεταξύ των κρυπτοσυστημάτων. Το κεφάλαιο 3 αποτελεί το κυρίως σώμα της εργασίας καθώς σε αυτό παρουσιάζεται και επεξηγείται ο αλγόριθμος AES. Δίνεται το απαραίτητο μαθηματικό υπόβαθρο και αναλύονται οι μετασχηματισμοί του αλγορίθμου. Παρουσιάζεται ο τρόπος που επεκτείνονται τα κλειδιά του αλγορίθμου καθώς και οι διαδικασίες κρυπτογράφησης και αποκρυπτογράφησης. Τέλος γίνεται αναφορά σε ζητήματα ασφάλειας και στην αντοχή του AES σε κρυπταναλυτικές επιθέσεις, καθώς και στις εφαρμογές που χρησιμοποιείται. Στο 4ο κεφάλαιο παρουσιάζονται και συγκρίνονται οι μέθοδοι υλοποίησης του αλγορίθμου. Περιγράφεται μια υλοποίηση σε λογισμικό με τη χρήση της γλώσσας προγραμματισμού C++, η οποία επεκτείνεται και σε μια διαδικτυακή υλοποίηση και μια υλοποίηση σε υλικό με τη χρήση της περιγραφικής γλώσσας VHDL και το σχεδιαστικό εργαλείο Quartus II. Τέλος στο 5ο κεφάλαιο εξάγονται συμπεράσματα και γίνονται προτάσεις για μελλοντική εργασία. In modern life the exchange and transfer of information has become an integral part. The enormous development of computer networks and the information communication of every form, has brought a new massive problem on the surface, the need to protect this information.The science of Cryptography is challenged to face this problem, so through various transformations is trying to convert tha data in a incomprehensive form, which will be possible to be inverted only from the legal receiver. For this reason a variety of algorithms have been developed and although their work is the same, they handle and convert data in different ways. In the present thesis the AES (Advanced Encryption Standard) algorithm is presented, which is the current standard of NIST (National Institute of Standards and Technology). AES, which is also known as Rijndael, is a symmetric block cipher and is based on substitution - permutation networks, while it can be efficiently implemented both in software and hardware. Unlike it's predecessor DES, it does not use Feistel network. It is applied in 4x4 Bytes matrix (128 bits), which is defined as state, with the most transformations to be performed in a finite field. AES algorithm provides encryption capability with three keys of different size: key of 128 bits with 10 rounds, key of 192 bits with 12 rounds and key of 256 bits with 14 rounds. This thesis includes detailed analysis of transformations that AES uses in ecryption and decryption according to the Fips-197 standard, along with software and hardware implementations. Specifically, in the first chapter an introduction to Cryptography is made, presenting basic concepts and a historical overview. In chapter 2, contemporary cryptosystems are introduced. In chapter 3 the AES algorithm is presented and explained. The necessary mathematical background is provided and the transformations of the algorithm are analysed. The way the algorithm keys are expanded is presented, as well as the encryption and decryption processes. In chapter 4 the implementations of AES are presented and compared. An implementation in software is described using the programming language C++, and an implementation in hardware is given using the VHDL language and the design tool Altera Quartus II. Finally in chapter 5 the conclusions are given and proposals are made for future work.

Ο σκοπός της παρούσας Διπλωματικής Εργασίας είναι η μελέτη και η υλοποίηση ενός 8085 προσομοιωτή σε FPGAs με τη χρήση VHDL. H υλοποίηση έγινε με την βοήθεια του περιβάλλοντος εξομοίωσης του Quartus v7.2 της ALTERA, με την χρήση της γλώσσας VHDL [8],[10].Η εργασία αυτή χωρίζεται σε 12 κεφάλαια: Στο πρώτο κεφάλαιο γίνεται αναφορά στο μικροεπεξεργαστή και στα τεχνικά του γνωρίσματα [1], [2], [4]. Στο δεύτερο κεφάλαιο γίνεται μια εκτενής αναφορά στη γλώσσα VHDL [3], [10]. Στο τρίτο κεφάλαιο παρουσιάζεται η αναπτυξιακή πλατφόρμα DE2 της εταιρίας ALTERA. Παρουσιάζονται αναλυτικά οι δυνατότητες και τα σχεδιαστικά χαρακτηριστικά της αναπτυξιακής κάρτας DE2 της ALTERA καθώς και τεχνική απεικόνισης video με τη χρήση FPGA [3], [9], [14]. Στο τέταρτο κεφάλαιο αναλύεται η λειτουργία του πρώτου μεγάλου τμήματος του μικροεπεξεργαστή, της ALU. Παρουσιάζεται η αρχιτεκτονική υλοποίησης του κυκλώματος, η λειτουργία κάθε επιμέρους τμήματος καθώς και ο αναλυτικός κώδικας εξομοίωσης του. Η πιστοποίηση της ορθής λειτουργίας του κυκλώματος γίνεται με την βοήθεια του waveform editor του προγράμματος [5], [6], [12], [13]. Στο πέμπτο κεφάλαιο αναλύεται η λειτουργία του register file. Πρόκειται για το τμήμα των καταχωρητών, το οποίο είναι υπεύθυνο για την μεταφορά δεδομένων και την λειτουργία των διαύλων διευθύνσεων. Παρουσιάζεται η αρχιτεκτονική υλοποίησης του κυκλώματος, η λειτουργία κάθε επιμέρους τμήματος καθώς και ο αναλυτικός κώδικας εξομοίωσης του. Η πιστοποίηση της ορθής λειτουργίας του κυκλώματος γίνεται με την βοήθεια του waveform editor του προγράμματος [5], [7], [11], [13], [14]. Στο έκτο κεφάλαιο αναλύεται η λειτουργία του τμήματος ελέγχου διακοπών. Πρόκειται για το τμήμα το οποίο εξυπηρετεί οποιαδήποτε αίτηση για διακοπή και το οποίο έχει οριστεί να είναι υπεύθυνο και για την σειριακή επικοινωνία. Παρουσιάζεται η αρχιτεκτονική υλοποίησης του κυκλώματος, η λειτουργία κάθε επιμέρους τμήματος καθώς και ο αναλυτικός κώδικας εξομοίωσης του. Η πιστοποίηση της ορθής λειτουργίας του κυκλώματος γίνεται με την βοήθεια του waveform editor του προγράμματος [1], [12], [13]. Στο έβδομο κεφάλαιο γίνεται μια πρώτη απόπειρα σύνδεσης των τριών πρώτων μεγάλων τμημάτων του μικροεπεξεργαστή [12], [13]. Στο όγδοο κεφάλαιο αναλύεται η λειτουργία της control unit ως μονάδα ελέγχου και διαχείρισης των σημάτων ελέγχου του όλου κυκλώματος του μικροεπεξεργαστή. Παρουσιάζεται η αρχιτεκτονική υλοποίησης του κυκλώματος, η λειτουργία κάθε επιμέρους τμήματος καθώς και ο αναλυτικός κώδικας εξομοίωσης του. Η πιστοποίηση της ορθής λειτουργίας του κυκλώματος γίνεται με την βοήθεια του waveform editor του προγράμματος [5], [7], [12], [13]. Στο ένατο κεφάλαιο παρουσιάζεται το κύκλωμα του μικροεπεξεργαστή μέσα από την σύνδεση των επιμέρους τμημάτων του. Παρουσιάζεται η αρχιτεκτονική υλοποίησης του και ο αναλυτικός κώδικας εξομοίωσης του. Η πιστοποίηση της ορθής λειτουργίας του κυκλώματος γίνεται με την βοήθεια του waveform editor του προγράμματος [7], [12], [13]. Στο δέκατο κεφάλαιο παρουσιάζεται ο μικροπρογραμματισμός της microprogram ROM της control unit. Αναλύεται διεξοδικά η λειτουργία των σημάτων ελέγχου των τμημάτων του μικροεπεξεργαστή για την εκτέλεση κάθε μιας εντολής του 8085 [7], [12], [13]. Στο ενδέκατο κεφάλαιο γίνεται εξομοίωση ορισμένων προγραμμάτων για τον έλεγχο της ορθής λειτουργίας των εντολών και των σημάτων ελέγχου και εξόδου του μικροεπεξεργαστή 8085 [1], [12], [13]. Στο δωδέκατο κεφάλαιο παρουσιάζεται η υλοποίηση του μικροεπεξεργαστή στην αναπτυξιακή πλατφόρμα DE2 της εταιρείας ALTERA [3], [14]. Τελειώνοντας θα ήθελα να ευχαριστήσω τον επιβλέποντα της προσπάθειας αυτής Αναπληρωτή Καθηγητή κ. Ευάγγελο Ζυγούρη, η καθοδήγηση του οποίου υπήρξε καθοριστική. The purpose of this thesis is the design of an 8085 emulator in FPGAs using VHDL. The implementation was done with the simulation environment of ALTERA Quartus v7.2, using VHDL. The project is divided into 12 chapters: The first chapter refers to the 8085 microprocessor and it’s technical features [1], [2], [4]. The second chapter is a detailed presentation of the VHDL language [3], [10]. The third chapter presents DE2 development board of Altera. Capabilities and design features of DE2 board are presented and vga video display generation using FPGAs is explained [3], [9], [14]. The fourth chapter analyzes the operation of the first large section of the microprocessor, ALU. The architecture of the circuit, the function and the detailed code is presented. The verification of the circuit is done by using the Quartus waveform editor program [5], [6], [12], [13]. The fifth chapter presents the operation of the register file. Register File is responsible for data transfer and operation of the address bus. The architecture of the circuit, the function and the detailed code is presented. The verification of the circuit is done by using the Quartus waveform editor program [5], [7], [11], [13], [14]. The sixth chapter presents microprocessor 's interrupts. The architecture of the circuit, the function and the detailed code is presented. The verification of the circuit is done by using the Quartus waveform editor program [1], [12], [13]. The seventh chapter is a first attempt to link the first three major sections of the microprocessor [12], [13]. The eighth chapter presents the operation of the control unit. The architecture of the circuit, the function and the detailed code is presented. The verification of the circuit is done by using the Quartus waveform editor program [5], [7], [12], [13]. The ninth chapter presents the circuit of the microprocessor through the connection of all individual parts. The architecture of the circuit, the function and the detailed code is presented. The verification of the circuit is done by using the Quartus waveform editor program [7], [12], [13]. The tenth chapter presents the microprogramming of microprogram ROM of the control unit. It analyzes in detail the operation of the control signals of the parts of the microprocessor to perform each of 8085 command [7], [12], [13]. The eleventh chapter presents the simulation of microprocessor through assembly programs written in RAM memory of 8085 microprocessor [1], [12], [13]. The twelfth chapter presents the implementation of microprocessor in FPGAs using DE2 development board of Altera [3], [14].

Η ανάγκη για ασφαλή αποθήκευση και μετάδοση πληροφορίας είναι αναπόσπαστο κομμάτι της ανθρώπινης ιστορίας. Αυτή η ανάγκη αρχικά δημιουργήθηκε λόγω των διαφορών των ανθρώπων σε επίπεδο κοινωνικό, πολιτικό, στρατιωτικό ή ακόμη και θρησκευτικών πεποιθήσεων. Σήμερα, η ραγδαία ανάπτυξη των επικοινωνιακών συστημάτων προσφέρει, σε ένα μεγάλο ποσοστό ανθρώπων, πρόσβαση σε μία τεράστια ποσότητα πληροφορίας και μία ποικιλία από ηλεκτρονικά μέσα με σκοπό την ανταλλαγή προσωπικών δεδομένων. Για αυτό το λόγο, κάθε πληροφορία που μεταδίδεται χρειάζεται να μετατραπεί σε μία μη αναγνωρίσιμη μορφή έτσι ώστε να διασφαλιστεί η ασφάλεια της. Αυτή η επεξεργασία (κρυπτογράφηση) των δεδομένων είναι αναγκαίο να συμβεί σε πραγματικό χρόνο και για αυτό το λόγο έχουν αναπτυχθεί αρκετοί αλγόριθμοι κρυπτογράφησης. Σαν παράδειγμα υλοποίησης κρυπτογραφικών αλγόριθμων παρουσιάζονται στην παρούσα εργασία οι αλγόριθμοι DES και Triple DES (TDEA). Ο DES χρησιμοποιείται στον τομέα κρυπτογράφησης δεδομένων με μία σχετικά καλή απόδοση ασφάλειας. Η υλοποίηση του συνήθως διαχωρίζεται σε προσεγγίσεις λογισμικού (software) ή υλικού (hardware). Ο TDEA αποτελεί έναν αλγόριθμο, ο οποίος προέρχεται από τον DES και παρουσιάζει μεγαλύτερη ανθεκτικότητα από αυτόν σε κρυπταναλυτικές επιθέσεις. Στην παρούσα εργασία γίνεται θεωρητική ανάλυση των δύο αλγορίθμων με βάση το πρότυπο που τους περιγράφει καθώς και χρήση παραδειγμάτων πάνω σε αυτό. Στη συνέχεια οι αλγόριθμοι υλοποιούνται σε λογισμικό με τη χρήση της γλώσσας προγραμματισμού C++, αλλά και σε υλικό χρησιμοποιώντας τη γλώσσα VHDL. Πιο συγκεκριμένα στο 1ο κεφάλαιο γίνεται μία εισαγωγή στην κρυπτογραφία, η ιστορική αναδρομή της και παρουσιάζονται βασικοί ορισμοί και αλγόριθμοι κρυπτογράφησης. Στο 2ο κεφάλαιο μελεντώνται τα συμμετρικά κρυπτοσυστήματα και οι λειτουργίες τους, γίνεται αναφορά στους συμμετρικούς αλγορίθμους που χρησιμοποιούνται σήμερα, DES, TDEA, AES, Blowfish κ.α. Επίσης αναφέρονται τα βασικά σημεία των ασύμμετρων αλγορίθμων με σκοπό την σύγκριση τους με τα συμμετρικά. Βασικό κορμό της εργασίας αποτελεί το 3ο κεφάλαιο όπου μελετώνται αναλυτικά η λειτουργία, εφαρμογές και υλοποιήσεις των συμμετρικών αλγορίθμων DES και TDEA. Στο 4ο και 5ο κεφάλαιο αναλύεται η υλοποίηση των δύο αυτών αλγορίθμων τόσο σε επίπεδο λογισμικού όσο και σε επίπεδο υλικού και παρούσιάζεται η διαδικτυακή υλοποίηση τους. Στο 6ο και τελευταίο κεφάλαιο εξάγονται συμπεράσματα και γίνονται προτάσεις για μελλοντική εργασία. Τhe need for secure storage or transfer of information has been an inseperable part of human history. This need was initially created by the difference in social, political, military or even religious persuasions among people. Nowadays, the rapid evolution of communication systems offers, to a very large percentage of population, access to a huge amount of information and a variety of means to use, in order to exchange personal data. Therefore, every single transmitted bit of information needs to be processed into an unrecognizable form in order to be secured. This encipherment of the data is necessary to take place in real time and for this procedure, a variety of encryption algorithms have been developed. DES (Data Encryption Standard) and Triple-DES algorithms are used as an example for the implementation of cryptographic algorithms. DES can be regarded as a data encryption standard technology which is widely used in the field of data encryption with a relatively good safety performance. Implementation of DES is usually divided into software and hardware approaches. The TDEA is an algorithm which is derived from DES and has greater resistance in cryptanalysis attacks. In this Master Thesis is presented a theoretical analysis of the two algorithms based on the standard and use of examples. Furthermore, the two algorithms are implemented in software using C++, but also in hardware using VHDL. More specifically, in the 1st chapter an introduction in cryptography , its historical eventuality and basic definitions are presented. The 2nd chapter describes the general characteristics of symmetric cryptosystems and their functions. A reference in symmetric algorithms that are used nowadays, is made, such as DES, TDEA, AES, Blowfish. Moreover, some of the basics of asymmetric algorithms are mentioned, in order to permorm a comparison analysis with symmetrics. The main part of this Master Thesis is the 3rd chapter, where the detailed function and applications of DES and TDEA are explained. In the next two chapters, the implementation of the two algorithms is presented, in both software and hardware. Furthermore, their implementation is extended so as to be used in a web application. In the 6th chapter concluding remarks are made and future work is suggested.

Αντικείμενο της παρούσας εργασίας είναι η εξομοίωση της λειτουργίας ενός επεξεργαστή με διευρυμένο ρεπερτόριο εντολών μέσω του διαδικτύου. Αναλυτικότερα αναπτύχθηκε ένα διαδικτυακό εργαλείο που δέχεται την αλληλουχία των εντολών και στην συνέχεια αφού εκτελέσει έλεγχο αυτών, συμβολομεταφράζει και αποθηκεύει τον κώδικα που προκύπτει στην μνήμη της εφαρμογής. Αφού όλα τα παραπάνω έχουν ολοκληρωθεί και το πρόγραμμα έχει ελεγχθεί και αποθηκευθεί στην μνήμη τότε το γραφικό τμήμα της εφαρμογής αναλαμβάνει να εξομοιώσει την λειτουργία του επεξεργαστή, προβάλλοντας τις τιμές που παίρνουν οι καταχωρητές την κάθε στιγμή καθώς και την αλληλουχία των δεδομένων που μεταφέρονται από και προς αυτούς. The purpose of this study is to simulate the operation of a processor with an expanded set of instructions through the Internet. In more details, it has been developed an online tool that accepts a sequence of instructions and then do various checks on them, compiles them and stores the code in application’s memory. As long as all this has been completed and the program has been tested and stored in memory, the simulation part of the application starts, in order to simulate the operation of the processor, providing registers with the correct value each time and the sequence of data transferred to and from them.

Η παρούσα ειδική ερευνητική εργασία εκπονήθηκε στα πλαίσια του Διατμηματικού Προγράμματος Μεταπτυχιακών Σπουδών Ειδίκευσης στην “Ηλεκτρονική και Επεξεργασία της Πληροφορίας” στο Τμήμα Φυσικής του Πανεπιστημίου Πατρών. Αντικείμενο της παρούσας εργασίας είναι η σχεδίαση και ανάπτυξη ενός βασικού μικροϋπολογιστικού συστήματος με τη χρήση της VHDL και FPGAs. Το σύστημα βασίζεται σε μία επαυξημένη, σε δυνατότητες, εκδοχή της σχετικά απλής cpu του Carpinelli και ενσωματώνει τη δυνατότητα παράλληλης διασύνδεσης μίας σειράς περιφερειακών διατάξεων και υποκυκλωμάτων. Στο πρώτο κεφάλαιο παρουσιάζεται πλήρως η σχεδίαση ενός τέτοιου συστήματος και μελετάται η δομή των επιμέρους δομικών στοιχείων που το απαρτίζουν. Στο δεύτερο κεφάλαιο παρουσιάζεται η περιγραφή του μικροϋπολογιστικού συστήματος σε γλώσσα VHDL και η πλήρης εξομοίωσή του με τη βοήθεια του λογισμικού Quartus v7.2 της ALTERA. Στο τελευταίο κεφάλαιο παρουσιάζεται η υλοποίηση του μικροϋπολογιστικού συστήματος στην αναπτυξιακή πλατφόρμα DE2 της εταιρείας ALTERA. This project objective is the design and development of an FPGA based microcomputer system in VHDL. The system is based on an enhanced version of Carpinelli’s relative simple cpu and is implemented with parallel input and output ports and interrupts. The first chapter presents the full design of such a system and study the structure of the individual components that compose it. The second chapter presents the implementation of the microcomputer system in VHDL and the simulation results using Quartus v7.2 software suite. The last chapter presents the implementation of the system in a FPGA using DE2 development board of ALTERA.

Η παρούσα εργασία ασχολείται με την ανάκτηση σχήματος. Πιο συγκεκριμένα επικεντρώνεται σε επίπεδα (δισδιάστατα) σχήματα τα οποία είναι μη άκαμπτα και έχουν υποστεί κάμψη ή μεταβάλλονται εξαιτίας της παρουσίας κάποιας άρθρωσης. Τέτοια εύκαμπτα σχήματα συναντάμε καθημερινά στη φύση όπως για παράδειγμα τους μικροοργανισμούς μέχρι και τον ίδιο τον άνθρωπο. Τα κριτήρια ομοιότητας μεταξύ των σχημάτων που χρησιμοποιούνται εδώ είναι Intrinsic. Τέτοια κριτήρια μπορεί κανείς να εξάγει δημιουργώντας ένα τελεστή διάχυσης. Οι τελεστές διάχυσης μπορούν να διατυπωθούν με πολλούς τρόπους. Στην παρούσα εργασία βασιζόμαστε στην πιθανολογική προσέγγιση δημιουργώντας ένα τελεστή (Μητρώο Markov) ενώ ταυτόχρονα λαμβάνουμε ένα τυχαίο περίπατο στα δεδομένα. Ο τελεστής αυτός επιπλέον έχει το πλεονέκτημα ότι μπορεί να προσεγγίσει τον τελεστή Laplace-Beltrami ασχέτως της πυκνότητας δειγματοληψίας των δεδομένων. Ορίζεται λοιπόν ως Απόσταση Διάχυσης η απόσταση δύο σημείων. Η απόσταση αυτή είναι μικρότερη όσο περισσότερα μονοπάτια συνδέουν τα δύο σημεία. Η φασματική ανάλυση του μητρώου αυτού μας επιτρέπει να αναπαραστήσουμε τα δεδομένα μας σε ένα νέο χώρο με σαφή μετρική απόσταση την Ευκλείδεια χρησιμοποιώντας τις ιδιοτιμές και τα ιδιοδιανύσματα που προκύπτουν. Επιπλέον η Ευκλείδεια απόσταση στο νέο χώρο ισούται με την απόσταση Διάχυσης στον αρχικό χώρο. Ο συνδυασμός των φασματικών ιδιοτήτων του μητρώου Διάχυσης με τις Markov διεργασίες οδηγεί σε μία ανάλυση των δεδομένων σε πολλές κλίμακες. Αυτό ισοδυναμεί με το να προχωρήσουμε τον τυχαίο περίπατο μπροστά. Από τις απεικονίσεις αυτές μπορούμε να εξάγουμε ιστογράμματα κατανομής αποστάσεων. Έτσι για κάθε σχήμα και για κάθε κλίμακα λαμβάνουμε ένα ιστόγραμμα κατανομής αποστάσεων. Συνεπώς δύο σχήματα μπορεί να βρίσκονται πολύ κοντά σε μία κλίμακα χρόνου ενώ να βρίσκονται πολύ μακριά σε μία άλλη κλίμακα. Συγκεκριμένα εδώ παραθέτουμε την άποψη η απόσταση των σχημάτων συνδέεται άμεσα με την κλίμακα- χρόνο. Μελετώνται οι ιδιότητες των μικρών, μεσαίων και μεγάλων κλιμάκων κυρίως ως προς τα γεωμετρικά χαρακτηριστικά που μπορούν να περιγράψουν και κατά συνέπεια την ικανότητα να εξάγουν αποδοτικούς περιγραφείς των σχημάτων. Η συνεισφορά της παρούσας Διπλωματικής Εργασίας είναι διπλή: A. Προτείνεται για πρώτη φορά μία νέα μέθοδος κατά την οποία αξιοποιούνται οι ιδιότητες των διαφορετικών κλιμάκων της διεργασίας Διάχυσης που αναφέραμε. Ονομάζουμε τη μέθοδο αυτή Weighted Multiscale Diffusion Distance -WMDD. B. Τα αποτελέσματα που παρουσιάζονται φέρνουν την μέθοδο αυτή στην κορυφή για τις συγκεκριμένες βάσεις σχημάτων (MPEG-7 και KIMIA 99). This thesis focuses explicitly at shape retrieval applications. More precisely concentrates in planar shapes that are non-rigid, meaning that they might have been articulated or bended. These non-rigid shapes appear in humans’ life like for example bacteria and also the same the human body. The shape pair wise similarity criteria are intrinsic. Such similarity criteria one can take through a Diffusion Operator. Diffusion Operators can be defined in many ways. In this thesis we concern only in the probabilistic interpretation of Diffusion Operators. Thus by constructing a Diffusion Operator we also construct a random Walk on data. This operator converges to the Laplace-Beltrami even if the sampling density of the data is not uniform. Through this framework the Diffusion Distance between two points is defined. This distance gets smaller as much more paths are connecting two points. Spectral decomposition if this diffusion kernel allows us to map, re-represent our data using the eigenvectors and the eigenvalues in a new space with the property of embedding with an explicit metric. These maps are called Diffusion Maps and have the property that diffusion distance in the initial space equals the Euclidean distance in the embedding space. A combination of spectral properties of a Markov matrix with Markov Processes leads to a multiscale analysis. This corresponds to running the random walk forward. From these embeddings we can extract histograms of distributions of distances. Thus for every shape and every scale we have one histogram. Therefore two shapes may be close in one scale but not in another one. The contribution of this Thesis is twofold: A. For first time a new method where the properties of different scales as studied in order to take the advantage of the most discriminative times/ steps of the diffusion process that we described above. We called this method Weighted Multiscale Diffusion Distance- WMDD. B. The results presented here bring our method to the state of the art for the MPEG- and KIMIA 99 databases.

Η παρούσα ειδική ερευνητική εργασία υλοποιήθηκε στα πλαίσια του Μεταπτυχιακού Προγράμματος “Ηλεκτρονική και Η/Υ” του τμήματος Φυσικής του Πανεπιστημίου Πατρών. Σκοπός της εργασίας αυτής είναι η ανάπτυξη ενός συστήματος βασισμένου σε τεχνολογία FPGA [1-2]. Το σύστημα αυτό έχει τη δυνατότητα να λαμβάνει εικόνες, και αφού τις επεξεργαστεί κατάλληλα, τις αποθηκεύει στη μνήμη του και στη συνέχεια τις απεικονίζει σε μία LCD οθόνη αφής [3-4,8]. Τέλος, η διαχείριση των λειτουργιών που ενσωματώνει το σύστημα γίνεται μέσω της οθόνης αυτής [5]. Στο πρώτο κεφάλαιο πραγματοποιείται σύντομη περιγραφή του συστήματος, της βασικής αναπτυξιακής πλατφόρμας, DE2 της Altera [6], καθώς και του περιβάλλοντος ανάπτυξης Quartus II [12]. Tο δεύτερο κεφάλαιο χωρίζεται σε δύο μέρη. Στο πρώτο μέρος γίνεται παρουσίαση της TRDB-D5M CMOS Camera της Altera [9], των γενικών χαρακτηριστικών της και των απαραίτητων καταχωρητών για τη σωστή ρύθμισή της. Στο δεύτερο μέρος παρουσιάζεται η οθόνη TRDB_LTM LCD Touch Panel της Altera [7], η οποία επιλέχθηκε τόσο για την απεικόνιση των εικόνων όσο και για τον έλεγχο του συστήματος μέσω αυτής. Στο τρίτο κεφάλαιο πραγματοποιείται η πλήρης περιγραφή του συστήματος, που υλοποιήθηκε μέσω της γλώσσας ανάπτυξης υλικού Verilog HDL και ενσωματώθηκε στο FPGA [10-11], με σκοπό τη διαχείριση των δεδομένων που λαμβάνονται από την Camera. Στο τέταρτο κεφάλαιο παρουσιάζονται τα αποτελέσματα της εργασίας αυτής, τα συμπεράσματα που προέκυψαν, καθώς επίσης και προτάσεις για μελλοντική ανάπτυξη του συστήματος. Τέλος, στο παράρτημα Α παρουσιάζεται ο συνολικός κώδικας που υλοποιήθηκε και ενσωματώθηκε στο FPGA. The present inquiring master thesis was realized as part of the postgraduate program “Electronics and Computer Science” of the department of Physics of University of Patras. The aim of this master thesis is the development of an FPGA technology based system [1-2] that has the ability to receive images, save them on its memory after appropriate processing and finally project them on an LCD touch panel [3-4,8]. The management of the system operations is realized through this touch panel [5]. Within the first chapter, we briefly describe the system, the basic development board of Altera [6], used to develop it, and finally the environment Quartus II [12]. We separated the second chapter in two parts. The first part presents the TRDB-D5M CMOS Camera of Altera [9], with its basic characteristics and the necessary registers for its appropriate regulation. The second part presents the TRDB-LTM LCD touch panel of Altera [7], which was chosen to portray images and allow the system control. The third chapter describes the system itself, realized in Verilog HDL, and incorporated in the FPGA [10-11], in order to manage the data received by the camera. The fourth chapter presents the results of this master thesis along with important conclusions and suggestions to further research. Finally, in appendix A we present the total code that was realized and incorporated in the FPGA.

Σκοπός της παρούσας διπλωματικής εργασίας είναι η δημιουργία συστήματος που θα διευρύνει τις δυνατότητες των εξ’ αποστάσεως εργαστηρίων προσανατολισμένα σε θέματα ψηφιακής επεξεργασίας σήματος και εικόνας. Η υλοποίηση πραγματοποιήθηκε με το LabVIEW v 8.6 και ονομάστηκε R-DSP Server. Αξιοποιώντας τις δυνατότητες που προσφέρει ο R-DSP Server οι χρήστες μπορούν να αναπτύξουν τα δικά τους γραφικά περιβάλλοντα (Graphical User Interfaces -GUIs) τα οποία ονομάζονται προσαρμοζόμενα γραφικά περιβάλλοντα (Customized GUIs,) για τον απομακρυσμένο έλεγχο DSP εφαρμογών. Για την εύκολη και γρήγορη ανάπτυξη τέτοιων γραφικών εφαρμογών στο περιβάλλων του LabVIEW, αναπτύχθηκε μια σειρά εργαλείων που ονομάστηκε R-DSP LabVIEW Toolkit. Η εργασία ολοκληρώνεται με την παρουσίαση της λειτουργιάς του R-DSP Server αλλά και της χρήσης του R-DSP Toolkit. The purpose of this work is to present an approach which could expand the features of Remote Laboratories focused on embedded Digital Signal Processing (DSP) systems. The proposed approach is based on a system which is designed and developed with LabVIEW and is called R-DSP Server. Exploiting this system, users are able to develop their own Graphical User Interfaces (GUIs), named Customized GUIs, for the remote control and validation of real-time DSP applications. These GUIs are tailored to the needs of each DSP application and can be implemented in any programming language. The rapid design of Customized GUIs using LabVIEW for the communication with the R-DSP Server is achieved using an implemented set of functions, called R-DSP LabVIEW Toolkit.

Η επεξεργασία εικόνας πλέον είναι απαραίτητη σε ένα μεγάλο πεδίο εφαρμογών που χρησιμοποιούν εκατομμύρια χρήστες σε όλο τον κόσμο. Σίγουρα οι αισθητήρες σύλληψης της εικόνας έχουν βελτιωθεί κατά πολύ με την ραγδαία εξέλιξη που έχει ο χώρος των ηλεκτρονικών. Η ελαττωμένη χωρική ανάλυση των εικόνων οφείλεται στους περιορισμούς που εμφανίζουν οι αισθητήρες. Η αύξηση της χωρικής ανάλυσης είναι και το αντικείμενο της παρούσας εργασίας. Στην εργασία αυτή μελετήσαμε διάφορες τεχνικές με τις οποίες προσπαθούμε να αυξήσουμε την χωρική ανάλυση για να βελτιώσουμε την ποιότητα της εικόνας [1]. Η υλοποίηση της έγινε με την βοήθεια των εκτιμητών πυκνότητας πιθανότητας (Kernels). Ως συγκριτική μέθοδος χρησιμοποιήσαμε την συνάρτηση παρεμβολής του matlab (interp2) [8]. Επίσης, το μέσω τετραγωνικό σφάλμα ( Mean Square Error ) και ο μέγιστος λόγος σήματος προς θόρυβο ( Peak Signal to Noise Ratio ) είναι δύο από τους βασικούς τρόπους σύγκρισης της τεχνική μας με την μέθοδο παρεμβολής του matlab. Θα πρέπει να αναφέρουμε ότι τα αποτελέσματά μας αν και χρησιμοποιήσαμε στατιστικά πρώτης τάξης είναι ικανοποιητικά παραπλήσια της μεθόδου παρεμβολής του matlab. Ως σημείο αναφοράς της σύγκριση της τεχνική μας με την μέθοδο παρεμβολής του matlab είναι η αρχική εικόνα. Τέλος, στην προσπάθεια μας να βελτιώσουμε την τεχνική μας, δοκιμάσαμε και άλλες τεχνικές, οι οποίες θα περιγραφούν με λεπτομέρεια στην εργασία αυτή, τα αποτελέσματα των οποίων δεν ήταν τα επιθυμητά. The image processing is now needed in a wide range of applications used by millions of users around the world. Certainly the design of image sensors have improved greatly with the rapid development that has an area of electronics. The reduced spatial resolution of images due to the limitations inherent in the sensors. Increased spatial resolution is the subject of this work. This thesis reviews various techniques that try to increase the spatial resolution to improve the image quality [1]. Driving done with the help of probability density estimators (Kernels). As a comparative method used the interpolation function of matlab (interp2) [8]. Also, the means square error (Mean Square Error) and the maximum signal to noise ratio (Peak Signal to Noise Ratio) are two basic ways of comparing our technique with the method of interpolation matlab. It should be mentioned that although our results using statistical first order is approaching a satisfactory method of interpolation matlab. As a benchmark comparison of our technique with the method of interpolation matlab is the original image. Finally, in our efforts to improve our technique, testing and other techniques, which will be described in detail in this work, the results of which were not desired.

Τις τελευταίες δεκαετίες ο όρος τεχνολογία έχει συνδεθεί στενά με την επιστήμη των υπολογιστών και την επεξεργασία της πληροφορίας. Από την στιγμή που η πληροφορία έχει πάρει ψηφιακή μορφή γίνεται ευκολότερη η επεξεργασία της, γεγονός που δημιουργεί ολοένα και υψηλότερες απαιτήσεις στην διαδικασία μεταφοράς της. Αυτό έχει σαν αποτέλεσμα την υλοποίηση δικτύων υπολογιστών μέσω -συνδυασμού ή όχι - ενσύρματων, ασύρματων ή οπτικών καναλιών μετάδοσης. Η εξέλιξη των τελευταίων χρόνων ειδικότερα στον χώρο των ασύρματων τηλεπικοινωνιών και ηλεκτρονικών, έχει ανοίξει τον δρόμο για την δημιουργία ασύρματων δικτύων αισθητήρων – WSN (Wireless Sensor Networks) χαμηλού κόστους. Ένα τέτοιο δίκτυο αποτελείται από ένα σύνολο κόμβων (nodes) πυκνά τοποθετημένων μεταξύ τους. Κάθε ένας από αυτούς αποτελείται από μια διάταξη αισθητήρων και έναν μικροελεγκτή. Με αυτόν τον τρόπο έχει την δυνατότητα να υλοποιεί απλούς υπολογισμούς και να στέλνει τα απαραίτητα μηνύματα στο δίκτυο. Η μεταφορά των μηνυμάτων ακολουθεί τυχαία ή προκαθορισμένη διαδρομή (routing) με απόσταση έναν κόμβο τη φορά (one hop). Μέσα από μια σειρά τέτοιων μεταφορών (multi-hop), τα δεδομένα που συλλέγονται από τους κόμβους φθάνουν στον κεντρικό υπολογιστή για την τελική επεξεργασία και απεικόνιση. Τα ασύρματα δίκτυα αισθητήρων χρησιμοποιούνται σε εφαρμογές που έχουν σχέση με την παρατήρηση και καταγραφή φυσικών φαινόμενων, ή ανίχνευση συμβάντων (event – driven). The last decades the term “technology” has been closely related to the computers science and the process of information. By the time information has had a digital form its process has become easier, something that creates more demands at the process of its transfer. This results to the computer networks – combining or not – wired, wireless or fiber optics. Last year’s development especially in the field of wireless telecommunications has helped the creation of WSN (Wireless Sensor Networks) of low cost. Such a network is consisted of a set of nodes closely located. Each one is consisted of an arrangement of sensors and a microcontroller, having the potential to carry out simple calculations and sending the required data to the network. This transmission follows a random or a predetermined routing with one hop distance. The data collected from the nodes reach the central computer for the final process and depiction through a series of multi-hop. The Wireless Sensor Networks are utilized in applications related to the observation of natural phenomena or tracing events (event-driven).

Στην παρούσα εργασία έγινε μια πρώτη προσπάθεια ενασχόλησης με τα Ασύρματα Δίκτυα Αισθητήρων, πιο γνωστά στον επιστημονικό κόσμο ως Wireless Sensor Networks ή WSNs. Μελετήσαμε τα βασικά χαρακτηριστικά των δικτύων αυτών, όπως οι τοπολογίες τους και η αρχιτεκτονική τους. Επίσης, μελετήσαμε την αρχιτεκτονική των ασύρματων κόμβων που απαρτίζουν το δίκτυο, που είναι γνωστά σαν motes. Τα motes έχουν την ικανότητα τοπικής επεξεργασίας των δεδομένων που συλλέγουν και την ασύρματη μετάδοσή τους σε έναν κεντρικό σταθμό για περαιτέρω επεξεργασία. Τη λειτουργία αυτή διεκπαιρεώνει μια μονάδα μικροεπεξεργαστή με τη χρήση ενός ολοκληρωμένου chip για την ασύρματη μετάδοση. Για τη συλλογή των μετρήσεων μπορούν να φιλοξενήσουν διάφορες πλατφόρμες ψηφιακών αισθητήρων. Στην παρούσα εργασία έγινε χρήση της υπολογιστικής μονάδας micaz και της πλατφόρμας αισθητήρων MTS400/420. Οι πλατφόρμες αυτές φιλοξενούν αισθητήρες υγρασίας/θερμοκρασίας, βαρομετρικής πίεσης/θερμοκρασίας, φωτεινότητας, μέτρησης δονήσεων και ειδικά η 420 πλατφόρμα έχει υποδοχή και για μονάδα GPS. Σκοπός μας ήταν η ανάπτυξη ενός γραφικού περιβάλλοντος μέσω του οποίου θα απεικονίζαμε τις μετρήσεις που έστελναν στον υπολογιστή τα motes. Η ανάπτυξη του γραφικού περιβάλλοντος έγινε στο Matlab. Για το σκοπό αυτό, ήταν απαραίτητη η σύνδεση ενός mote στον υπολογιστή που θα λειτουργούσε σαν ενδιάμεσος αποδέκτης των δεδομένων και θα τα προωθούσε στον υπολογιστή μέσω της σειριακής θύρας. Για την προβολή και αποθήκευση των δεδομένων στον υπολογιστή, έγινε χρήση του interface Χlisten. At this thesis there was a first attempt of occupation with Wireless Sensor Networks, most kown to the scientific world as WSNs. We studied the basic characteristics of these networks such as topologies and architecture. We also studied the architecture of the wireless nodes which form the network, also known as motes.The motes have the ability of local data computation and the wireless transmition of them to a base station, where they can further processed. This ability is performed by a microprocessor unit with the use of a single integrated chip responsible for the radio transmition. The data collection can be performed by many digital sensor platforms. At this paper, it has been used the micaz computional unit and the MTS400/420 sensor platform of Crossbow company. These platforms are integrated with sensors that measure relative humidity/temperature, barometric pressure/temperature, illumination, acceleration on axis x and y and especially the 420 platform can integrate a GPS module. Our goal is the development of a Graphical User Interface (GUI) through which we can plot the data that the sensors would send. The development of GUI made with Matlab. For this purpose, it was necessary the connection of a mote to the computer, that would behave like an intermediate receiver and would forward the data packets to the computer through the serial port. The MIB520 board was used for this purpose. For the data projection and saving to the computer, the xlisten interface was used.

Ο στόχος της παρούσας διπλωματικής εργασίας είναι ο έλεγχος και αποκατάσταση της θερμοκρασίας και της υγρασίας από απόσταση σε ένα χώρο ο οποίος απαιτεί συγκεκριμένες τιμές των δύο παραπάνω μεγεθών. Ένας τέτοιος χώρος μπορεί να είναι μια αίθουσα χειρουργείου ή μια μονάδα εντατικής θεραπείας. Ανάλογα με τις επιθυμητές θερμοκρασίες που έχουν τεθεί, ενεργοποιούνται οι βάνες του θερμαντικού ή του ψυκτικού στοιχείου. Όταν η υγρασία του χώρου είναι κατώτερη της επιθυμητής, ενεργοποιείται η τρίοδος βάνα ατμού. Όταν η υγρασία του χώρου είναι υψηλότερη της επιθυμητής ενεργοποιείται η τρίοδος βάνα του ψυκτικού στοιχείου για επιπλέον ψύξη (αφύγρανση) και παράλληλα, αν χρειαστεί ενεργοποιεί και την τρίοδο βάνα του θερμαντικού στοιχείου για να διατηρήσει τη θερμοκρασία του χώρου στα επιθυμητά επίπεδα. Όλα αυτά υλοποιούνται με τη βοήθεια του PLC S7 300 όσο αφορά το λειτουργικό μέρος, της μονάδας CP 343-1 Lean για την επικοινωνία της εγκατάστασης από απόσταση μέσω ethernet, το LabVIEW 9.0 για την υλοποίηση του SCADA(Supervisory Control and Data Acquisition) και τέλος ο OPC SERVER της National instrument για την επικοινωνία του PLC S7 300 με το LabVIEW 9.0. The scope of this thesis is the control and restoration of temperature and humidity from distance in environments which demand precise values of these two measurements. Such an environment can be an Operating Room or an Intensive Care Unit. The valves of the heating or the cooling element are activated according to the desired temperature. When room humidity is below the desired one, the dew three-port valve is activated. On the other hand when humidity is above the desired level the three-port valve of the cooling element is activated for further cooling (dehydration) and at the same time, if needed, it activates the three-port valve of the heating element to maintain the room temperature at the desired level. This is possible with the use of PLC S7 300, when it comes to the functional part, the CP 343-1 Lean unit for the distant communication of the installation through the use of Ethernet, the LabVIEW 9.0 for the implementation of the SCADA(Supervisory Control and Data Acquisition) and the OPC SERVER of the National Instrument for the communication of the PLC S7 300 with LabVIEW 9.0.

Αντικείμενο της εργασίας είναι η δημιουργία ενός ολοκληρωμένου συστήματος με DSP για λήψη, κωδικοποίηση σύμφωνα με το πρότυπο JPEG και αποστολή εικόνας με τη βοήθεια του πρωτοκόλλου TCP/IP. Η ανάπτυξη της εφαρμογής έγινε σε γλώσσα προγραμματισμού c, ενώ ο έλεγχος του συστήματος γίνεται μέσω ενός γραφικού περιβάλλοντος αλληλεπίδρασης με το χρήστη. Στο πρώτο κεφάλαιο περιγράφεται η αναπτυξιακή πλατφόρμα DSK C6416T. Γίνεται αναφορά στην αρχιτεκτονική του επεξεργαστή ψηφιακού σήματος TMSC3206416T της εταιρείας Texas Instruments καθώς και στις υπόλοιπες περιφερειακές συσκευές. Στο δεύτερο κεφάλαιο περιγράφεται η αρχιτεκτονική της θυγατρικής κάρτας DSKeye Gigabit της εταιρείας Bitec, που συνδέεται στο DSK. Η κάρτα αυτή διαχειρίζεται τα δεδομένα για την αποστολή τους μέσω TCP/IP, καθώς και την έγχρωμη κάμερα OV5610 της εταιρείας Omnivision, η οποία είναι απαραίτητη για τη λήψη των εικόνων. Περιγράφεται επίσης ο τρόπος διασύνδεσης όλων των συσκευών από άποψη υλικού, ενώ στη συνέχεια περιγράφεται και η διασύνδεση λογισμικού. Στο τρίτο κεφάλαιο γίνεται αναλυτική περιγραφή του προτύπου JPEG, ιδιαίτερα του τμήματος που αναφέρεται στο Baseline DCT. Ακολουθεί παράδειγμα με το οποίο γίνεται κατανοητή η διαδικασία κωδικοποίησης σύμφωνα με το JPEG πρότυπο. Στο τέταρτο κεφάλαιο περιγράφεται η υλοποίηση του συστήματος, το διάγραμμα ροής του βασικού προγράμματος ενώ παρουσιάζονται τα αποτελέσματα με τη βοήθεια του γραφικού περιβάλλοντος. Τέλος στο παράρτημα αναφέρονται τα είδη EDMA μεταφορών και τρόποι προγραμματισμού. This master thesis main purpose is to create a complete system using a DSP, for capturing images, encoding them according to the ISO/IEC 10918-1 specification widely known as JPEG and sending them to a remote client using the TCP/IP protocol. The source code was developed using the c programming language and a GUI was built in order to act as the remote client and also to control the capturing procedure. In the first chapter we review the C6416T DSP starter kit module, which incorporates the Texas Instruments 1GHz TMS320C6416T processor. In the next chapter we analyse the DSKeye gigabit daughtercard made by Bitec. This board features a 5.2 Megapixel colour camera used for capturing the desired images in Bayern format and also a gigabit Ethernet interface, allowing us to establish the TCP/IP communication. The following chapter explains the theoretical aspects of a baseline DCT JPEG encoder, laying emphasis on the details of the encoding procedure. Finally we present the flow charts and we summarise our results. The current project is a follow up to Bitec’s “webview” example, which uses the above hardware in order to capture and send a true colour bitmap image to a web browser. We used the DSKeye API with slight modifications in order to overcome memory restrictions imposed by image resolution and overall code size. The TCP stack was accessed using the BSD socket API. The encoder was ported to the DSP from the free JPEG c code available from the Independent JPEG Group. It was developed and tested using Microsoft’s Visual Studio 2005 Express Edition as well as TI’s Code Composer Studio v3.1. Finally the GUI was created using Labview 8.0.

Στη παρούσα εργασία περιγράφεται η σχεδίαση και η υλοποίηση μιας θέσεως εργασίας (workstation) ενός εργαστηρίου DSPs από απόσταση που θα εξειδικεύεται στην επεξεργασία εικόνας. This master thesis describes the design and implementation of a Workstation of a DSPs Remote Lab, specialized in image processing.

Το σύστημα που σχεδιάστηκε βασίζεται στον soft-core επεξεργαστή Nios II της ALTERA. Εκτελεί βασικές ρουτίνες επεξεργασίας ήχου όπως echo, reverberation, volume leveling, fir filtering και ο έλεγχος του επιτυγχάνεται ασύρματα, μέσω ενός πληκτρολογίου υπερύθρων. Αναλύονται όλες οι βασικές έννοιες, και περιγράφεται τόσο ο επεξεργαστής όσο και οι περιφερειακές μονάδες που χρησιμοποιήθηκαν (VGA, LCD, PIO κτλ.). Το όλο σύστημα υλοποιήθηκε στο DE2 Board της ALTERA. The system that has been developed, is based on the ALTERA‘s soft-core processor Nios II. It implements basic sound-processing routines such as echo, reverberation, volume leveling, fir filtering and the control of the system is achieved via an infra red keyboard (wireless). All fundamental concepts are analyzed, and both the processor and the peripherals used (VGA, LCD, PIO etc) are described in detail. The system was implemented on the ALTERAs DE2 Board.

Στόχος μου ήταν να αναφέρω τις βασικές μεθόδους βελτιστοποίησης της επιφάνειας και της καθυστέρησης ενός FIR φίλτρου σταθερών συντελεστών που έχουν προταθεί τα τελευταία χρόνια, να υλοποιήσω τις μεθόδους βελτιστοποίησης της επιφάνειας και να παραθέσω τα αποτελέσματα εξομοίωσης των παραπάνω μεθόδων. My aim was to present the basic methods of reducing the area and delay of FIR filters of constant coefficients, to create the methods of reducing the area of FIR filters and to compare these methods.

Κύριος σκοπός της εργασίας είναι η υλοποίηση ενός υπολογιστικού συστήματος με Scratch pad μνήμη και η διαχείριση της μνήμης μέσω ενσωματωμένου λογισμικού. Αρχικά παρουσιάζονται τα πλεονεκτήματα και τα μειονεκτήματα ενός συστήματος που χρησιμοποιεί μνήμη Scratch pad σε σύγκριση με ένα αντίστοιχο σύστημα με cache. Μετά σχεδιάζουμε το σύστημα μας χρησιμοποιώντας την γλώσσα περιγραφής υλικού VHDL και λαμβάνουμε πειραματικές μετρήσεις οι οποίες προκύπτουν από την μέτρηση των κύκλων εκτέλεσης ενός αντιπροσωπευτικού προγράμματος. Η προτεινόμενη αρχιτεκτονική με Scratch pad και η τεχνική προγραμματισμού της αποφέρουν μια βελτίωση της απόδοσης κατά 36% σε σχέση με την αντίστοιχη αρχιτεκτονική με cache. Αυτό οφείλεται στις σημαντικά λιγότερες αστοχίες που παρουσιάζει η Scratch pad όταν προγραμματιστεί κατάλληλα καθώς ο DMA ελεγκτής έχει τη δυνατότητα να μεταφέρει τα δεδομένα παράλληλα με την εκτέλεση του προγράμματος. The main purpose of this master thesis is the implementation of a computer system using scratch pad memory including memory management via embedded software. Initially we present the pros and cons of a system using scratch pad memory, in comparison to a system using cache memory. We then design our system using the hardware description language VHDL and we compare the performance with an equivalent architecture using cache memory. This is done by counting the clock cycles needed in order to run a sample program. The proposed scratch pad architecture and the programming technique used produced a 36% better performance in comparison to an equivalent cache memory architecture. This is due to the less misses that a scratch pad memory presents, when programmed efficiently.